DDR2设计，关于等长问题

在DDR2电路设计的时候，数据线、地址线、控制线、时钟线等需要组内做等长，我有一个疑问：这些需要等长的线需要加匹配电阻，那么一根信号线可能被分成两到三段，是只需要整体等长还是这两三段线段分别于另外的信号线对应的段进行等长?

分段等长效果应该比较好，但不一定好走线！

只需要整体等长即可，xnet

没根据.