高速信号，应该走表层还是内层（6层板及以上），请求大家指点
表层布线的一侧是介质，一侧是空气（忽略阻焊油漆），等效介电常数小于中间层，传输线延时较小，这个特点决定了表层走线可以有更快的信号传输速度，因此可以利用表层布速度很快的信号，如2.5 GHz或3.125 GHz，布高速信号时尽量不要打孔，如果实在需要打孔，从TOP打孔换层到BOTTOM，或者从BOTTOM打孔换层到TOP，也不存在过孔的短截线效应，这个特点也是内层布线所不具备的。但表层布线不是完美无缺的，由于走线一侧是空气，所以存在电磁辐射效应，因此不能布时钟等强辐射信号。
内层布线的优势是可以很好地利用参考平面实现屏蔽效果，可以很好地控制阻抗，由于内层没有表层的SMD器件焊盘，所以布线空间比表层更大，布线特别是布总线更容易。但内层布线由于两侧都是介质，等效介电常数比表层更大，所以传输延时较大，另外内层布线时换层会存在过孔短截线效应，从而加大传输线延时，还会使传输线阻抗不够连续。在现实环境中，由于内层有更大的布线空间，尽管存在延时较大等不足，但还是倾向于把更多的线布在内层，至少在1 GHz以下是木会有太大影响的。
那高速信号走哪层，应该如何取舍，请大家指点。
我也很想知道答案，期待高手解答！
LZ 你把走表层和内层的优点缺点都基本描述了，
根据不同的实际情况及要求，选择不同的方案呗?
你还想要什么样的答案呢?
这是我在网上找到的，我想向大家求证，这些内容是否正确，应该如何取舍。想要个确切的答案。
谢谢了
内外层都各有优缺点，就像小编所说的。不过，相同长度的情况下，高速信号走在内层一般信号质量优于外层，从眼图可以看出来。所以我个人觉得高速信号走在内层好一些吧，不知道对不对……
讲的有道理，感谢您的回复
走内层就成了带状线了，在减小远端串扰方面那肯定是非常有利的。但是，由于金属平面的不完整性，正好返回路径有缺损，那就有谐振了，道理跟过孔一样的。个人拙见！
该说的你都说了，这这可真不好回答！
我个人拙见是：如果你设计的要求精度很高，裕量很小的话，那么内层 的精确阻抗控制就是优选了。
如果你设计的精度不是很高， 比如上升沿并不是很陡， 那么你走线走什么层 都没有什么问题了，
如果你线路板抗扰度、EMI 等也没什么要求，那就可以尽量走外层。这样可以减小板层数， 可以降低成本。
呵呵做板子毕竟是要求成本和性能的最优化。如果减小成本又能达到好的控制效果， 那么还是外层走线。
至于外层的传输速度快，个人认为。一个信号不差那么点时间。 把 线少绕点弯少过几个VIA 时间就出来了
讲的有道理，多谢您的回复
5楼和7楼的说的有道理！
那俺就吧上面几个楼的总结下：
外层：信号速度相对较快（不是啥优点），传输时间相对较小，没有via stub的问题（有利于信号完整性），通常易布线(空间紧张)，阻抗精度相对较难，抗干扰能力较弱，相对可能需要考虑产生EMI问题；
内层：信号速度相对较慢（不是啥缺点），传输时间相对较大，存在via stub的问题（不利于信号完整性），通常易布线(空间大)，阻抗精度相对较易，抗干扰能力较强，相对可能不需要考虑产生EMI问题；
至于linkobe 所说，
“走内层就成了带状线了，在减小远端串扰方面那肯定是非常有利的。但是，由于金属平面的不完整性，正好返回路径有缺损，那就有谐振了，道理跟过孔一样的”
俺得去理解下。
呵呵，总结的很棒，多谢了
在这里，既然大家提到内层可以减少远端串扰，那么大家平时又是怎么考虑近端串扰的呢?因为我们相对要看的是接收端的波形质量，可是近端串扰又是对发送端的干扰，那么有什么方法在仿真中可以考虑的全面一点呢?请多多指教！感谢！
走表层，对外存在很大的电磁辐射，并且由于阻焊曾的存在，100ohm阻抗控制有难度。
在表层，共模和差模分量传播速度是不同的，具体会造成什么后果，忘了。
如果要控制EMI，就最好不要走表层。其他的方面差别不大。注意好：
1.控制好阻抗
2.注意与其他高速或时钟线保持距离，减小串扰
3.走内层要背钻
4.走内层的话参考平面最好两边都是地，实在不行至少保证不要跨分割。