微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 走线层大面积铺地问题!

走线层大面积铺地问题!

时间:10-02 整理:3721RD 点击:
     小弟目前在做一个10层板,2,4,7层是地,9层是power,top,3,5,6,8都有走高速线,
当我们走线完成后,习惯在空白的地方都铺上地,我这样做完后,我的leader告诉我说,
已经有3层完整地了,信号层的地可能会影响阻抗。
   他说L5-signal, L6-signal参考了L4-gnd, L7-gnd, 板厂一定是用这样的结构去算的,
但是实际上,L6-signal部分有大块的铜,因此L5-signal的部分信号线实际上是参考L4-gnd和L6-signal上的铜。
   但是我L5和L6之间的间距做得比较大,这样回流信号只走L4或L7,我想问问各位大大
到底是为什么啊,还有表层大面积铺铜的作用是什么呢?和内层的有区别吗?
   如果我把内层GND shape删掉,那要不要再做一个gnd ring呢?

高手快来解答啊!

你的Lead已经解释了~~~内层铺大面积的地会影响你信号线的回流路径,也就是说影响信号线的特性阻抗~
但是这样做也有好处就是,在内层增加GND,可以减少信号线间的串扰~~
当你的特性阻抗控制得比较好时,增加GND是可取的!~~

      谢谢楼上的兄弟,但是不会影响到我的回流路径啊,因为我的L5-L6之间的介质厚度做得比较厚,
回流通过阻抗最小的路径回到发射端,应该是就近参考L4,或L7的完整地层啊!为什么会改变他得特性阻抗呢?
    还有一个问题就是内层铺地是如何做到减少信号线之间的串扰的呢?

长见识!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top