微波EDA网,见证研发工程师的成长!
搜 索
首页
微波射频
射频和无线通信
天线设计
硬件设计
PCB和SI
通信和网络
测试测量
应用设计
研发杂谈
研发问答
首页
>
研发问答
>
信号完整性分析
>
信号完整性分析讨论
> 关于cadence高速电路板设计与仿真 第2,3版的一个问题
关于cadence高速电路板设计与仿真 第2,3版的一个问题
时间:10-02
整理:3721RD
点击:
大家好.
在阅读Mr.周 的书时,发现在时序分析部分.第2版 P553,第3版494页都有这样的计算. 保持时间和建立时间 均调用 到另一组参数.计算结果也有差别. 请问各位高手,这个参数 是正确的,还是 排版错误?或者其他,请高手指点
上一篇:
“浮地”的概念
下一篇:
求助: PCB component is not linked to a Schematic component.
信号完整性
SI
Hyperlynx
Sigrity
IBIS模型
IBIS
PCB
相关文章:
核心板布成两层的会什么影响吗
synplify pro综合出的edif文件可以用布局布线工具布线吗?
关于总线的布线的选择方法问题
在进行fanout时过孔的打法
关于分割地的问题 谢谢
电容的先后问题
栏目分类
移动通信
微波和射频技术
无线和射频
PCB设计问答
硬件电路设计
嵌入式设计讨论
手机设计讨论
信号完整性分析
测试测量
微电子和IC设计
热门文章
DDR3的数据线、地址线、clock
为什么pci-e或sata都有AC电容
ALLEGRO PCB SI仿真提取出来
求问:PCIE TX端为什么要加电
DDR3的地址线的上拉电阻需要做
用Power DC做IR Drop时,设
麻烦信号完整性高手推荐几本入
问一DDR3 时序预算的问题
Copyright © 2017-2020
微波EDA网
版权所有
网站地图
Top