微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 请教:DDR2的add和ctl的部分走线,能在4层板的pwr么?

请教:DDR2的add和ctl的部分走线,能在4层板的pwr么?

时间:10-02 整理:3721RD 点击:


4层板:top,gnd,vcc,bot。请教大牛,ddr2的地址和控制信号的一部分能走在vcc层么?

可以,但是不能与bot层信号重叠。

期待高手,再顶

可以的,PC主板都是这么干的.
1.注意控制好阻抗.
2.不能于bot层信号重叠,防止窜扰.
备注:楼上的楼上是位高手!

有了小编的发话,我安心做了,哪布线完,我再学着仿真一下,看看效果

你这完全可以不用走到VCC层,..这种DDR画过N多了...


走线不是很忌讳走在VCC,GND层的么

回复 weving 的帖子
能给给ddr2的参考布线么?谢谢

回复 weving 的帖子
是啊,我本意也想遵循这个原则了,可是布线走不下了

我不是有发一张图片上来吗..我就是那样布的

谢谢,可是只能看到很小的一段边沿

4层仅走表底层的话,要有足够的布线空间


也是TOP,BOT两层走线的..希望能帮到你

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top