信号参考平面
时间:10-02
整理:3721RD
点击:
根据SI经验当CORE的厚度是PP的3倍及以上时可不考虑VCC的跨MOAT
一条线夹在VCC与GND之间,与VCC的距离大于3倍或以上到GND的距离,基本上信号线不用考虑跨VCC moat的问题,但是此时信号线是microstrip还是striplne呢,是应该按照带状线的公式计算还是用微带线的公式计算阻抗
一条线夹在VCC与GND之间,与VCC的距离大于3倍或以上到GND的距离,基本上信号线不用考虑跨VCC moat的问题,但是此时信号线是microstrip还是striplne呢,是应该按照带状线的公式计算还是用微带线的公式计算阻抗
还是striplane
其实3倍还是有影响,信号越高速影响越大,
只是距离大影响变小,而且single不建议用此规则,
是这样的。赞同你的观点!
也比较赞同,影响是随着距离的增大而慢慢减小的
只要距离存在,影响也肯定会存在的,只是在跨moat的具体应用中几乎可以忽略不计
“根据SI经验当CORE的厚度是PP的3倍及以上时可不考虑VCC的跨MOAT”
这条经验是谁给的?有数据支撑么?多大的影响是可以忽略的?
跨MOAT的影响是不是可以忽略,要看什么信号,不同信号的要求不一样,同样的信号在不同的工程中可能要求又不一样,这样一概而论不可取,要有数据支撑。
最好看看S参数,影响多大就出来了,这样才能决定在你的板子上影响是不是可以忽略。
我怎么没接触过core和pp。只知道电解质还有金属
制作板子的时候,金属层与金属层之间,有的说是core,有的说的pp。还有的是电解质,到底怎么分配呢?
core是基本单元的介质,pp是连接基本单元的介质
至少altium designer的软件是这样规定的
但是看见以前SI写的stackup却是相反的,寒一个
core是现成的双面板,pp是在压合时放在2个双面板之间的材料。
哦,但我看到有的叠层层与层之间都是core,没有pp;而有点都是pp,没有core,这又是怎么回事呢?
今天仔细查下,原来板厂一般在做表层的时候直接用copper+pp,呵呵,俺搞错了
表层与第二层的电解质是pp?别的根据你的阻抗控制决定?
对的
嗯嗯?
