微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 关于终端并联匹配的问题

关于终端并联匹配的问题

时间:10-02 整理:3721RD 点击:
我传输线阻抗60,在终端并一个60左右的电阻到地,发现驱动信号幅度不够啊。咋办呢?

並聯端接的終端信號幅度為:驅動器的輸出電壓 * ( 传输线阻抗 / (驅動器的輸出電壓+传输线阻抗 )),一般會都會大於門限電壓,若是你會覺得太低,可能是認知的問題 (因為幅度理論值就不會到達 VDD ),不然就是輸出阻抗太高。

把电阻阻值变大一下试试。

( 传输线阻抗 / (驅動器的輸出電壓+传输线阻抗 )),
输出阻抗吧?

並聯端接的終端信號幅度為:驅動器的輸出電壓 * ( 端接电阻 / (驱动器的输出阻抗+端接电阻)).

幅度不够是输出阻抗太大了,可适当增加匹配的负载,让SI差一点但是可以正常跑即可!

学习了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top