四层板如何布下2片SDRAM？

如题，想用一片FPGA带2个SDRAM（TSOP-86封装），又不能用6层板。
时钟、地址、控制线共用，如何实现等长?是因为SDRAM速度慢，延迟容限很大，所以能布开?
还是只能采用菊花链拓扑?
初学仿真，还望多多指教，谢谢！

你可以用t型拓扑试试，其实sdram要求没那么严格的 我大体计算了一下 300mil之内还是不会有问题的

SDRAM不用等长
如果CPU是QFP的带2片SDRAM，2层板都可以搞定

SDRAM还用4层?你看看很多的DDR都用2层的~！

楼上的牛X

4楼确实Nx

说牛叉的基本都没有布过线！

最简单用T形链接点就行了，两块SDRAM到T形点的应该严格控制等长误差，不然反射会很严重。

总的来说，SDRAM要求不是很严格的。