时钟线 走表层 还是走内层？

对于时钟频率比较高的时钟，建议走内层。表层会带来EMI的问题。

    高的频率 是指多少?

25MHz以上都算高的

单线建议都走内层。差分线看情况而定

比如什么情况呢?

差分不走板边，信号摆幅较高的不走表层

走表层对SI会好一点，内层对EMI会好一点啦    其实很多时候  EMI和SI的相应对策 是互相冲突的

    信号摆幅高，是指频率高吗?

    表层走 SI 怎么会好呢? 只有一层参考地啊

    摆幅就是电压的幅值

    那电压幅值多大 才算是摆幅大呢? 一般是多少?

我只知道lvds摆幅为350mv，算低摆幅的。其他的还不知道，要请教joshuafu

其实简单用信号摆幅来判断可能不太科学，更准确的应该是上升时间等，因为辐射只有在信号转换过程中才会发生。但如果你无法查到所用时钟信号的tr\tf时，就只能用所用信号的类型大致判断了，比如有的PECL信号，可能在1V以上，就需要考虑一下是否可走表层，是否远离周围的其他信号线。我的理解是，单线时钟尽量不在表层，差分时钟一般是可以的，但不是最优设计。而且所有时钟要尽量远离板边，特别是表层时钟。

    单端时钟如果走线短的话，走表层应该没什么问题吧！差分时钟对抗干扰和控制emi还是比较好的，走表层应该问题不大，第二层必须是平面层