差分布线中匹配阻抗的接法

差分布线终端匹配：
对于无耦合或耦合较小的差分线，可以采用你所说的差模终端，即如果单端传输线特征阻抗是50欧，则线间接100欧电阻，此为匹配差模信号。
如果由于时序或者幅值精度，导致不是完全的差分信号，即含有共模信号的时候，则还要考虑到共模终端。你说的每条差分线上端接一个50ohms的匹配阻抗，其实仅仅端接了共模信号。
解决具有耦合或者含有共模信号的差分传输线的最好的办法就是采用pi型或者T型终端结构。
具体你可以参考《信号完整性分析》这本书，或者其他任何一本有关PCB电磁兼容的书。

我知道有两种方法可以用来接匹配阻抗，一种是在差分线间接100ohms的匹配阻抗，还有一种就是，在每条差分线上端接一个50ohms的匹配阻抗。不知道这两种接法是不是一样呢?
liqiangln:从戴维南的理路上说这2种端接效果是一样的，在不考虑电阻引线的情况下。不过在实际电路设计中，根据电路结构要求可能不一样，比如说LVDS通常会要求在两线间端接100欧姆的，在LVPECL或是CML可能出现上/下 50（也可能上下有浮动）欧姆的情况。

2楼提到的东西可以在“高速数字系统设计__互连理论和设计实践手册”找到。
不过现在的芯片厂商已经帮我们做了一些工作。

正在看2楼推荐的书，没想到是很出名的啊

其实这两种接法是一种接法而已，串50欧的是源端，接100欧的是负载端

2樓正解。