高手帮我看看这样的DDR2走线可不可以通过？
时间：10-02
整理：3721RD
点击：
一个mpc8640的处理器带4个533MHz的内存颗粒
地址控制信号采用T型拓扑
信号线宽5mil(阻抗：50欧),
差分线（3.5（线宽），4（间距），3.5）（差分阻抗：96欧)
地址控制信号间距：4mil
地址控制信号等长差：50mil
地址控制信号与时钟信号等长差：100mil
两组时钟信号间等长差：20mil
同数据组信号内部间距：5mil
同组数据等长差：10mil
DQS/DQS#与信号间距：20mil
不同组数据信号间距：20mil
不同组信号等长差：400mil
最短数据组DQS长度<时钟线长度<最长数据组DQS长度（时钟长度与DQS长差不超过300mil）
数据线组长度<2300mil
地址控制信号采用T型拓扑
信号线宽5mil(阻抗：50欧),
差分线（3.5（线宽），4（间距），3.5）（差分阻抗：96欧)
地址控制信号间距：4mil
地址控制信号等长差：50mil
地址控制信号与时钟信号等长差：100mil
两组时钟信号间等长差：20mil
同数据组信号内部间距：5mil
同组数据等长差：10mil
DQS/DQS#与信号间距：20mil
不同组数据信号间距：20mil
不同组信号等长差：400mil
最短数据组DQS长度<时钟线长度<最长数据组DQS长度（时钟长度与DQS长差不超过300mil）
数据线组长度<2300mil
自己顶一下，高手赐教！
双核Power PC哦。
正关注中！
好像没看到DQS与DQ、DM之间的等长关系