微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 关于等长线的问题

关于等长线的问题

时间:10-02 整理:3721RD 点击:
我的板子有64根数据线
在top层不能完全布通 需要把其中一部分布到内层
这样走内层的线每根至少要两个过孔
请问这样布等长线的话过孔的长度可以忽略不计吗
而且内层的信号速度和top层的信号速度不一样
那么改如何做到数据线等长呢
请各位帮个忙指导一下
谢谢了

而且内层的信号速度和top层的信号速度不一样
那么改如何做到数据线等长呢
————————————————————————
这点我也想知道。
另外,100Mhz的SDRAM的布线要求应该不是太苛刻吧,只要使SDRAM尽量靠近CPU,时钟线尽量短,布线随便布就可以。跑起来就没问题。(SDRAM是100MHz的情况。)
过孔应该可以不可虑。但是如果考虑的话,应该如何计算?
同问。

高手来指导下呀

过孔对上升时间的影响,差不多也就十几二十皮秒,对于这个速度的可以不考虑了。对阻抗倒是影响大些

?

一般情况下,一个过孔等于2~3MM的长度。SDRAM,DDRI,LAYOUT时可以不考虑。
但DDRII,DDRIII需要考虑。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top