微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 请教,磁珠对信号上升时间的影响

请教,磁珠对信号上升时间的影响

时间:10-02 整理:3721RD 点击:
笔记本的VGA信号上升时间过长,与标准相比差了一个数量级,测试磁珠两端的信号,磁珠前端的上升时间是1.3ns,磁珠后端就为19ns左后。请问是怎么回事,有什么改善的办法,非常感谢!

你可以选择磁珠参数阻抗小一些的,比如你现在选的是100M@100 Ohm, 你换个100M@ 30 Ohm,或50M@100 Ohm
说点原理,就是信号中的高频分量被磁珠吸收了,本来你应该选个高通的,结果你选个低通的。

磁珠就是一低通滤波器。
你的磁珠的频点选的太低了,造成高次谐波被filter了

楼上二位所言极是。

很感谢各位!现在问题基本得到解决,把磁珠参数阻抗换小了,上升时间在3ns左后,符合要求。对EMI的影响会很大。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top