微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 关于SDRAM的走线长度容许误差

关于SDRAM的走线长度容许误差

时间:10-02 整理:3721RD 点击:
问一下:133M的SDRAM的数据线在布线时,要等长么?容许的走线长度误差是多少?线长大约在3500MIL

要等长么?容许的走线长度误差是多少?线长大约在3500MIL:
要等长,做100mil的约束好了,相当于18ps的时序误差。

时钟,数据应该是速率最快的。着重考虑
其他控制和地址信号等长约束相对次之。

没有必要刻意去等长.走线是稍微注意下就可以了.

SDRAM  对此要求不严格 但是尽量酸段走线 3500MIL 可能长了点吧  注意加匹配电阻  等长300MIL 以内没问题

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top