微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > CPU频率上不去,Layout阶段最有可能出现的问题在什么方面?

CPU频率上不去,Layout阶段最有可能出现的问题在什么方面?

时间:10-02 整理:3721RD 点击:
cpu只能上到100兆,
Layout的问题出来那里?

data ,address和clock之间的等长关系不对。预留误差过大, 是板仿的问题,和你无关。

是的

那你认为和接地有关系么

不是没有可能,电源地处理不好也可能会导致CPU频率上不去,CPU频率上去了,功耗肯定增加,在我们的电脑主板里,通常需要加压才能超频,就是这个道理,不过对于你的问题,这种可能性比较小。
除了2楼说的时序问题,也可能跟信号质量有关。

那相比之下那个更关键?

抓个波形来看看就基本清楚了。

那就要看波形的电平是多少了,芯片管脚供电的电平是可测得。理论上可能会影响时序的可能在于,电平无法达到足够的高,比如3.3v达不到输出的2V以上,地干扰大于0.8V,这个情况极少吧,因为你是数字电路。

如果只跑200MHZ理论误差距离可以为多少?

先量量电源和时钟

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top