微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 信号完整性分析 > 信号完整性分析讨论 > 时序等长的疑问?

时序等长的疑问?

时间:10-02 整理:3721RD 点击:
在小系统中
要求DATA中的每根信号相等
还是要求Data=address=clock?

如果能做到的话后者更好
毕竟数据,地址,时钟工作时是一个整体

按理说,如果看clock沿操作的话,clock的信号要最早到
其次是address,看到地址信号,以后再取data
但事实非如此,因为clock,data,address的拓扑是不同的,而且data是双向的。并且在芯片封装内所采用管脚模型也不同。如果还有匹配的话,就差更多了。
所以这3组之间不是简单的a=b=c等长关系,而是等长的逻辑等式.具体的要看你的芯片layout guide或者reference board.
如果都没有,就要做板仿了。

可能別人發了類似的貼
你搜下貼看看

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top