关于传输线的问题

刚看到一本书上写的通常高速逻辑器件的上升时间是0.2ns，想问一下：
多次跨越逻辑电平门限错误的原因是过长的走线，未被终结的传输线，过量的电容或电感以及阻抗失配
这个过量的电容或电感是什么意思?
是不是太多电容或电感了，有点不解！

也许是感应出来的那些吧 ?
  做沙发先   等高手来

你说的是那些寄生出来的电感电容吗?

可能是寄生电感电容. 在高速时传输线被看作是由无限多的RLC 组合,RLC将信号延迟了.

个人愚见，是不是可以用这类的公式来理解一下i=CdUc/dt来解释呀
[ 本帖最后由 58710780 于 2007-12-3 08:47 编辑 ]

不知道，能否详细说一下?我是想问一下过量的电感和电容具体指的是什么
也就是什么是过量的电容和电感

反射

不怎么懂啊！
楼上的大侠可以说的详细点吗，解释一下，没办法，新手是这样的