关于2rank的DDR

有4个内存颗粒，组成2rank的DRAM
ca信号连接到所有这4个颗粒，一个rank enable时，另一个rank应该是disable的
那么对于disable的这个rank，ca信号所连接到的口处于什么状态?

属于输入状态，因为Address线是复用的，如果是三态的话，会影响到enable的RANK的address信号。可以通过CS和CKE来控制选择所需要操作的RANK和disable的RANK，使disable的RANK不进行动作。

对于地址线来说，disable的rank上的口也相当于是正常的负载一样?

是的。

谢谢
有没有相关的资料

不懂帮顶

这方面的倒没有，因为这样可以解释的通。

不应该是高阻态吗?

请教一下，2rank的数据线怎么连接?如果1个rank是64位，使用4片的16bit DRAM颗粒可以组成一个rank，那如果是2rank的DDR，另外一个rank与CPU之间的数据线怎么连接?

同样也是用的这64跟数据线连接，Dual Rank主要是片选，CK，CKE有区别

DDD