基于物联网的智能楼宇变形沉降监测系统设计方案

8C38系列可编程混合信号微控制器的评估套件和开发系统。PSoC3是Cypress在第一代可配置片上系统PSoC1基础之上推出的新一代可配置芯片族，现包含CY8C32，CY8C34，CY8C36和CY8C38四个系列产品。与PSoC1相比，PSoC3处理核心基于增强型8051，指令集与标准8051完全兼容，支持乘法和除法指令，最高可运行在67MHz时钟；PSoC3 内部Flash容量最高可达64KB，并且具有多个层次的保护权限设置，能够充分保护Flash内的程序内容不被外部程序或设备读取；PSoC3包含最多8KB的SRAM，以及最多2KB的EEPROM。此外，PSoc3还提供了具有24个通道，可传输32位数据高性能的DMA模块，可以由CPU动态使能工作或是通过内部连线由模块产生的中断触发。

除了处理核心之外，PSoC3还包含三个重要组成部分：数字系统（Digital System），模拟系统（Analog System ）以及系统资源（System Wide Resources），这三个部分通过系统总线（System Bus）与处理核心通信，通过数字内部互联（Digital Interconnect）和模拟内部互联（Analog Interconnect）与芯片管脚连接。

数字系统主要包含两个部分：一些专用的功能模块和一组通用数字模块（Universal Digital Block，简称UDB）。一些常用功能，如8位，16位或是32位的定时器（Timer），计数器（Counter）和脉宽调制（PWM），SPI，I2C 和UART接口，以及CAN总线和Full-Speed USB接口等都可以由专用模块或是UDB实现。有时设计者希望实现一些与应用相关的数字功能，例如马达控制，数字多路器或是与非门逻辑等，此时可以使用UDB实现所需功能。

UDB基于可编程逻辑器件（PLD）技术，每一个UDB都包含：一个8位的数据通路（Datapath）；两个PLD 逻辑器件（PLD 12C4），12位输入，其中8位作为与操作的乘积项；一个状态与控制模块（Status and Control）；一个时钟与复位模块（Clock and Reset）。

数据通路包含一个8位的算术逻辑单元（ALU），两个累加器，两个数据寄存器，两个含有4个单元的FIFO以及一个移位器（Shift）。其中，ALU可以配置成加法器，减法器，自增1，自减1，逻辑与，逻辑或，逻辑异或和无操作共八种功能；而移位器可以实现左移，右移，高四位与第四位景象调换和无操作四种功能。某种程度上，一个数据通路就像一个"迷你型"处理器，可以处理8位基本运算逻辑功能，如果把多个数据通路以菊花链的拓扑连接起来就能实现复杂功能。

PSoC3也具备高性能的模拟系统，以资源较少的CY8C32系列为例，其模拟功能模块包括：一个1.024伏内部电压参考，14ppm/℃，误差0.9%上下；一个可配置的12位Delta-Sigma ADC，采样率最高可达192 ksps，70 dB信噪比，1位INL/DNL；一个8位8Msps的IDAC或是1Msps的VDAC； 两个75ns 响应时间的比较器；一个触摸按键扫描模块。

对于资源最多的CY8C38系列，其模拟功能模块更多，甚至包括一个67MHz，24位定点数字滤波器模块以实现IIR、FIR 滤波功能。PSoC3的系统资源提供了多种可选频率的时钟系统以供数字系统和模拟系统使用，除此之外，还包含了内部晶振，内部复位电路，WatchDog模块，低电压检测模块，休眠模块等必要系统功能。

3.3 软件开发环境及系统架构

针对PSoC3包含的众多数字模块和模拟模块，Cypress提供了集成开发环境PSoC Creator。PSoC Creator将硬件资源抽象成了众多的功能模块（Component），每个模块实现一种基本功能，例如PWM模块，I2C模块，基本与门，中断响应模块，输入输出管脚等等。设计者像绘制原理图一样，选择适当模块，将其输入输出与其他模块连接，然后通过每个模块提供的图形化配置向导设置模块参数，之后编写适当的软件代码，即可实现所需功能。这种模块化的设计方法令设计者能够将更多精力集中在实现应用的功能上，而无需关注许多底层硬件配置细节，这是其他国际大公司同类开发软件所无法比拟的优势之处。

系统上位机软件拟基于VC++6.0开发设计，数据库可选简单的ACCESS数据库或成熟的SQL SERVER数据库开发设计。上位机控制程序配备后台数据库，可存储一定时间内的各楼宇的历史变形沉降信息，经程序分析处理后绘制成人性化的曲线展现给用户，当然用户也可发送命令随时查看楼宇某时间的变形沉降情况。上位机控制程序通过计算机的串口对直连的嵌入式网关模块进行控制。

3.4软件程序流程图

上位机控制程序软件流程图如图5所示，嵌入式网关节点程序流程图如图6所示，信息采集节点程序流程图如图7所示。

图5上位机控制程序软件流程图

图6嵌入式网关节点程