微波EDA网,见证研发工程师的成长!
首页 > 通信和网络 > 通信网络技术文库 > TPACK与赛普拉斯联手为以太网交换和流量管理提供参考设计

TPACK与赛普拉斯联手为以太网交换和流量管理提供参考设计

时间:02-25 来源: 点击:

SRAM行业的领导者赛普拉斯,与领先的核心数据传输及交换功能IC的供应商TPACK日前联合宣布,为超高速以太网交换和排队管理应用推出一款参考设计。全新的Springbank参考设计结合了TPACK的 TPX4004高容量集成包处理器和流量管理器,以及赛普拉斯的CY7C15632KV18 72-Mbit Quad Data Rate™II+ (QDR™II+)SRAM,从而能提供最快的速度,并且未来升级非常简单。TPACK参考设计还提供对各类FPGA的便捷接口,拥有强大的应用支持。

TPACK的高可靠性40-Gbps TPX4004提供真正的城域以太网论坛(MEF)定义的运营商级别的性能。其超级灵活、功能丰富的第二层解决方案具有适应不同系统架构和要求的能力。赛普拉斯的QDRII+是业界首款量产的65-nm线宽SRAM。赛普拉斯的SRAM通过一个36-bit I/O的QDRII+器件,可以实现业界最快的高达550 MHz的时钟速度以及80 Gbps的总数据率,而功耗只有90-nm SRAM的一半。

TPACK 产品线管理副总裁Thomas Rasmussen说:"能够首先推出这款参考设计,显示了我们在用于运营商以太网交换和流量管理的高数据吞吐率外部存储器解决方案领域的技术领导地位。与赛普拉斯这样的SRAM领导者合作,保证了我们产品的最高性能和可靠性。"

赛普拉斯同步存储器和时序产品副总裁David Kranzler说:"TPACK的高性能Springbank参考设计是个非常出色的平台,能够充分展示我们65-nm QDRII+ SRAM在网络市场的先进设计中所具有的惊人速度。我们期待在未来的项目上与TPACK就SRAM和我们强大的用于网络的时序解决方案产品线继续合作。"

与其90-nm前辈相比,赛普拉斯的65-nm QDR 和 DDR SRAM将输入和输出电容减少了60%。QDRII+ 和 DDRII+器件具有片内终结器(ODT),因为不需要外部中断电阻,所以能改善信号的完整性,降低系统成本并节约板级空间。65-nm器件采用了先进设计和技术,使得数据有效窗口拓宽了35%,从而为客户节省了研发时间和成本。欲了解更多相关信息,请访问如下网站:www.cypress.com/go/syncSRAMs

供货情况

The TPACK Springbank reference design is currently available at www.tpack.com.
TPACK Springbank参考设计目前可通过如下网址获取:www.tpack.com。

关于TPACK

TPACK为领先的电信和网络设备制造商提供先进的用于核心数据传输和交换的硅集成电路。TPACK的 SOFTSILICON产品可以实现符合新的运营商级包和光学网络标准的产品部署,并在整个设备生命周期内提供最灵活、性价比和功耗最佳的项目实施。TPACK的客户包括一线的设备制造商,其在光学传输设备市场上的占有率超过50%。

TPACK总部位于丹麦哥本哈根,在美国加州Palo Alto设有办事处。欲了解更多信息请查询如下网站:www.tpack.com。

关于赛普拉斯

赛普拉斯提供高性能混合信号可编程解决方案,为客户提供更快的上市时间和出色的系统价值。赛普拉斯的产品包括旗舰产品PSoC®可编程片上系统及其衍生产品,例如用于高压和LED照明应用的PowerPSoC®解决方案,CapSense®触摸感应和用于触摸屏的TrueTouch™解决方案。赛普拉斯是USB控制器的全球市场领导者,其产品还包括能增强多媒体手机的连接性和性能的高性能West Bridge®解决方案。赛普拉斯还是高性能存储器和可编程时序器件的领导者。赛普拉斯服务于众多市场,包括消费电子、移动手机、计算、数据通讯、汽车、工业和军事。赛普拉斯的股票在纳斯达克证券交易所交易,代号为CY。请访问赛普拉斯网站:www.cypress.com。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top