微波EDA网,见证研发工程师的成长!
首页 > 通信和网络 > 通信网络技术文库 > Wi-Fi收发器的电源和接地设计

Wi-Fi收发器的电源和接地设计

时间:10-22 来源:Maxim 点击:

图4. 过孔的物理模型


图5. 过孔的电气模型

滤除其它电路的噪声、抑制本地产生的噪声,从而消除级与级之间通过电源线的交叉干扰,这是VCC去耦带来的好处。如果去耦电容使用了同一接地过孔,由于过孔与地之间的电感效应,这些连接点的过孔将会承载来自两个电源的全部RF干扰,不仅丧失了去耦电容的功能,而且还为系统中的级间噪声耦合提供了另外一条通路。

在本文第三部分的讨论中将会看到,PLL的实现在系统设计中总是面临巨大挑战,要想获得满意的杂散特性必须有良好的地线布局。目前,IC设计中将所有的PLL和VCO都集成到了芯片内部,大多数PLL都利用数字电流电荷泵输出通过一个环路滤波器控制VCO。通常,需要用二阶或三阶的RC环路滤波器滤除电荷泵的数字脉冲电流,得到模拟控制电压。靠近电荷泵输出的两个电容必须直接与电荷泵电路的地连接。这样,可以隔离地回路的脉冲电流通路,尽量减小LO中相应的杂散频率。第三个电容(对于三阶滤波器)应该直接与VCO的地层连接,以避免控制电压随数字电流浮动。如果违背这些原则,将会导致相当大的杂散成分。

图6所示为PCB布线的一个范例,在接地焊盘上有许多接地过孔,允许每个VCC去耦电容有其独立的接地过孔。方框内的电路是PLL环路滤波器,第一个电容直接与GND_CP相连,第二个电容(与一个R串联)旋转180度,返回到相同的GND_CP,第三个电容则与GND_VCO相连。这种接地方案可以获得较高的系统性能。

图6. MAX2827参考设计板上PLL滤波器元件布置和接地示例


三:通过适当的电源旁路和接地来抑制PLL杂散信号

满足802.11a/b/g系统发送频谱模板的要求是设计过程中的一个难点,必须对线性指标和功耗进行平衡,并留出一定裕量,确保在维持足够的发射功率的前提下符合IEEE和FCC规范。IEEE 802.11g系统在天线端所要求的典型输出功率为+15dBm,频率偏差20MHz时为-28dBr。频带内相邻信道的功率抑制比(ACPR)是器件线性特性的函数,这在一定前提下、对于特定的应用是正确的。在发送通道优化ACPR特性的大量工作是凭借经验对Tx IC和PA的偏置进行调节,并对PA的输入级、输出级和中间级的匹配网络进行调谐实现的。

然而,并非所有引发ACPR的问题都归咎于器件的线性特性,一个很好的例证是:在经过一系列的调节、对功率放大器和PA驱动器(对ACPR起主要作用的两个因素)进行优化后,WLAN发送器的邻道特性还是无法达到预期的指标。这时,需要注意来自发送器锁相环本振(LO)的杂散信号同样会使ACPR性能变差。LO的杂散信号会与被调制的基带信号混频,混频后的成分将沿着预期的信号通道进行放大。这一混频效应只有在PLL杂散成分高于一定门限时才会产生问题,低于一定门限时,ACPR将主要受PA非线性的制约。当Tx输出功率和频谱模板特性是"线性受限"时,我们需要对线性指标和输出功率进行平衡;如果LO杂散特性成为制约ACPR性能的主要因素时,我们所面临的将是"杂散受限",需要在指定的POUT下将PA偏置在更高的工作点,减弱它对ACPR的影响,这将消耗更大的电流,限制设计的灵活性。

图7. 802.11a/b/g频谱模板和杂散造成的性能下降

上述讨论提出了另外一个问题,即如何有效地将PLL杂散成分限制在一定的范围内,使其不对发射频谱产生影响。一旦发现了杂散成分,首先想到的方案就是将PLL环路滤波器的带宽变窄,以便衰减杂散信号的幅度。这种方法在极少数的情况下是有效的,但它存在一些潜在问题。

图8给出了一种假设情况,假设设计中采用了一个具有20MHz相对频率的N分频合成器,如果环路滤波器是二阶的,截止频率为200kHz,滚降速率通常为40dB/十倍频程,在20MHz频点可以获得80dB的衰减。如果参考杂散成分为-40dBc (假设可以导致有害的调制分量的电平), 产生杂散的机制可能超出环路滤波器的作用范围(如果它是在滤波器之前产生的,其幅度可能非常大)。压缩环路滤波器的带宽将不会改善杂散特性,反而提高了PLL锁相时间,对系统产生明显的负面影响。

图8. 简化的PLL滤波器渐近线,相应的转角频率和杂散位置
经验证明,抑制PLL杂散的有效途径是合理的接地、电源布局和去耦技术,本文讨论的布线原则是减小PLL杂散分量的良好设计开端。考虑到电荷泵中存在较大的电流变化,采用星形拓扑非常必要。如果没有足够的隔离

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top