一种新的短波跳频通信网位同步方法及其实现

时间：09-27 来源：电子技术应用点击：

2 隙同步TMS320算法设计

2.1 隙同步程序

　　根据上述隙同步原理和同步点寻找方法,本文采用TI公司TMS320C54X系列DSP芯片[5]进行硬件仿真,具体程序流程图如图4所示。

图4 隙同步程序流程图

　　为了便于数值仿真分析,本文将FFT运算所用到的余弦表值模拟为跳频信号的A/D输入数据,并规定一个码元周期内信号抽取点数为256点。具体输入数据设计如下:每个频率的数值表占用256个存储单元,存储顺序依次为选定频率的基频、倍频、4倍频、8倍频和16倍频值。

　　输入数据送入以addr1为首地址的数据存储区中,偶地址单元存储实部,奇地址单元存储虚部。指定C3为延迟指针,用于指定点搜索的起始位置。每次点搜索过程由程序控制将从地址(addr1+C3)开始的256个单元的数据送入FFT模块进行幅度谱分析,本文中C3每次移动8个数据单元。在判断峰值频率是否为约定频率之一时,通过约定频率的存储器位置进行判决,本文选取8个约定频率。

　　C1和C2为运算次数计数器。当C1＝32时,表示已经完成一个码元长度的同步点搜索,可以开始寻找32个和值中的最小值,否则继续计算。C2用于计算寻找到的同步点的个数。本文采用3个同步点辅助判断,因此,当C2＝3时即可进行同步判决。若同步成功,在程序结束时将地址大于3000的10个单元置1。

2.2 FFT算法设计

　　上述同步点寻找算法是一种基于信号频谱分析的幅度同步方法,对信号的幅度谱分析主要是利用快速傅立叶变换(FFT)算法完成的。因此,FFT算法的设计对上述隙同步方法是至关重要的。

　　按时间抽取FFT(DIT-FFT)算法是FFT算法的一种。它通过不断地把时间序列N点x(n)按照序号n奇偶性分解为偶序列和奇序列,并进行L＝log2N级蝶形运算,从而减少乘法和加法的运算次数,尽可能地减小运算量[6]。

　　DFT变换式为:

　　
　　根据旋转因子的周期性和对称性,可以将X(k)进一步表示为:

　　
　　式(3)中,X1(k)和X2(k)分别为偶序列和奇序列的N/2点DFT。由此可见,只要求出0到(N/2-1)区间内的所有X1(k)和X2(k)值,即可求出0到(N-1)内所有X(k)值,这就大大节省了运算。

　　利用蝶形信号流图,(3)式可以表示为如图5所示的蝶形运算形式。

图5 蝶形运算单元

　　对于N点的FFT运算,共包含有L=log2N级蝶形运算。通过不断对序列进行奇偶序列分解,即可以得到N点FFT运算的流图。根据DIT-FFT算法的特点可知FFT程序设计有如下三个关键的问题:

　　(1)输入序列应该是反序输入,即按照序号n的比特反转值输入;

　　(2)与各级蝶形单元相应的旋转因子值的确定;

　　(3)蝶形单元的控制,包括输入数据的读取、输出数据的存储及时序控制等。

　　FFT算法的流程图如图6所示。

图6 FFT算法的流程图

　　根据短波跳频信号的特点,本文提出了一种新的跳频通信网位同步方案--隙同步的方法,并基于TI公司TMS320C54X系列DSP,采用TMS320汇编语言对隙同步方案进行了硬件实现和分析。

　　仿真结果表明:隙同步原理能较好地解决跳频通信网中接收端的位同步问题,为后续单元实现正确译码奠定了基础。而且,由于TMS320C54X系列DSP具有运算速度快、精度高的特点,采用该方法可以获得较短的同步时间,有利于提高通信网的性能。

参考文献

1 胡中豫.现代短波通信[M].北京:国防工业出版社,2003:222～246
2 Li Weidong, Wang Jing, Yao Yan. Synchronization design of　frequency-hopping
communication system[C]. ICCT’98.Beijing,China:1998(10):S13-01-1～S13-01-5
3 Marvink.Simon, Jimk.Omura, Robert A.Scholtz,etc.扩频通信技术教程(英文版)[M].
北京:人民邮电出版社,2002;958～1022
4 甘良才,阚爱武.基于短波FH/DQPSK系统的FFT同步方案[J].电波科学学报,2001;16(3):390～393
5 戴明桢,周建江. TMS320C54x DSP结构、原理和应用[M].北京:北京航空航天大学出版社,2002
6 程佩青.数字信号处理教程[M].北京:清华大学出版社,1995:215～252

上一篇：TD-SCDMA终端GMM实体一致性测试研究
下一篇：基于MCF5213及Zigbee无线

FFT 通信技术相关文章：

栏目分类