MEMS振荡器技术设计概要
至内部谐振器的驱动感应电极。而后进行铝质导电层（Aluminum Layer）长晶过程、完成导线（metal trace）以及打线接点生成工艺，并被覆盖上一层非导电材质钝化层后（passivation layer），完成整个硅晶圆的生产。
图2d 在硅质层上蚀刻一过孔，并通过铝线及打线接点，将谐振器连接至CMOS驱动电路
MEMS谐振器微型工艺封装技术大要
MEMS谐振器比一般石英晶体要小非常多。标准的硅工艺可轻易制造达微米级的产品。一个完成的MEMS谐振器大小约0.Xmm长宽，相较于一般长宽约数mm的石英晶体，两者面积可相差百倍。越小的组件表示越能达成微型封装的要求，突破以往在水平方向大小以及厚度限制的封装设计，因此厂商可制造最小的差分震荡器、展频震荡器、压控震荡器以及薄型震荡器等。
随着CMOS工艺技术的微型化演进，MEMS谐振器在同一半导体代工厂，亦可持续使用先进的工艺技术来增进效能。厂商的谐振器目前利用次微米（sub-micron）电极间距，未来新一代更精细的工艺将可进一步缩小电极间距。此工艺演进可进一步改善谐振器输出的信号噪声比（Signal to Noise Ratio；SNR），使得振荡器亦得以取得更佳的相位噪声（相噪）规格。石英晶体却不具备这样的工艺优势，若石英晶体尺寸越小，反而在各方面效能的表现越差，影响包括Q值、相位噪声和activity dip较差、应力敏感度较大、以及频率范围更受局限等缺点。
利用标准CMOS工艺制造的MEMS谐振器越小，成本也越低，但这却不适用于石英晶体，当石英晶体切割越小则越难设计及制造，良率也越来越低，成本也会越来越高。因此当大部分电子产品设计都趋向微型化的同时，石英将越来越无法展现应有效能，全硅MEMS谐振器将取而代之。
可编程架构的全硅MEMS振荡器特性
石英振荡器及输出频率特性
早期石英振荡器半导体产品工艺极贵，设计趋向单纯化，通过外部一些晶体管电路设计，石英振荡器电路可以很容易被组成并让石英晶体起振，输出PC板需要的频率信号，因此谐振器电路自然被排除在其它半导体电子电路之中。
振荡器是根据一些在电子应用产品中的常用频率来设计、制造并生产。不过更多 的振荡器是制造厂商为因应系统客户不断根据新的应用需求和应用平台而生产。由于振荡器的规格繁杂，包括不同的频率、工作电压、精准度、封装尺寸的要求，使得产品料号的复杂度以及数量都非常繁杂。况且所有石英振荡器厂商不可能备足库存所有规格的振荡器，因为每一种频率的石英振荡器，都是根据内部的石英晶体所切割的厚度决定其输出的频率。石英晶体切割过程几乎是所有振荡器生产必须历经的第一步，也因此系统客户必须容忍较长的产品交付期限。
MEMS振荡器及输出频率特性
MEMS振荡器则与传统石英产品不同。无论输出频率为何，MEMS振荡器均使用同一个MEMS谐振器。输出频率并不是使用不同的MEMS谐振器来达成频率的变化，而是根据编程并储存在内部非挥发性内存（Non- Volatile Memory；NVM）的数值，与MEMS谐振器的输出频率相乘倍数后而决定。
这样的设计方式，可快速地把库存的MEMS振荡器，按照客户需要的电压以及其它参数编程后，输出客户所需要的频率。因此，客户可在较短交货期限内（约在2～3周而无须3～4个月），便可取得所需的频率组件。此外提供给工程设计人员的样品，则可通过编程器立即直接编写提供，或由产线在一天之内提供给全球工程人员满足其设计需求。
Sigma-Delta Fran-N PLL倍频电路设计
此外，石英可编程振荡器内部使用环震荡锁相环（Ring Oscillator PLL）作为其倍频电路的设计。这样的设计容易造成输出具高抖动（jitter）特性的频率信号，因此这类振荡器仅适合精准度无须太高的应用。MEMS振荡器厂商在架构设计上采用所谓Sigma-Delta Fran-N PLL锁相环作为倍频电路，此电路设计能够将MEMS谐振器的输出频率任意倍频到所需的频率，频率信号的抖动特性与一般石英振荡器相较则更优。
提升稳定性
集成电路的稳定性一般是用平均无故障时间（Mean Time Between Failure；MTBF）作为衡量标准，该标准的衡量单位为小时，数字越高表示产品越可靠。一般半导体产品的典型数值约为500个百万小时MTBF，即便是一线大厂的石英振荡器产品，其MTBF值也仅仅是30百万小时。
MEMS振荡器封装技术优势
经过标准的晶圆减薄以及晶圆切片，MEMS谐振器以及CMOS倍频驱动芯片被塑模封装到标准芯片塑料封装之中。厂商会使用稳定性高、低引线电感以及高热性能的QFN塑料注塑成型的封装工艺，因此也具备高稳定性、低成本、以及弹性焊盘设计的优点，产品封装也需满足潮气敏感等级1的标准（Moisture