低电压、恒定增益、Rail-to-RailCMOS运算放大器设计

入电压从Vdd-1.2V到Vdd时，M3、M4导通（M1、M2截止），Iref1通过M11到达1：3的电流镜M9、M10，M10的电流加上Iref2的尾电流，也正好使电流增大到四倍，即跨导也增大到两倍；在共模输入电压从Vss+1.4V到Vdd-1.4V时，PMOS对和NMOS对同时导通，而电流开关管M11、M12截止，每个输入对的电流都等于Iref。

图3曲线2所示为上述互补输入级结构中共模电压与跨导的关系，从图中可以看出跨导在整个共模输入电压范围内基本保持不变，只是在两个过渡区有大约15%的浮动，这是由于NMOS管和PMOS管不完全匹配造成的。

运算放大器电路整体结构与仿真结果

运算放大器电路整体结构如图5所示，它由上面讨论过的输入级、中间的求和电路以及输出驱动器组成，其中输出驱动器由一个交叉级和一个输出级组成。 整个电路采用标准的0.6um CMOS工艺参数进行设计，并经过HSPICE工具仿真，得到如图6、图7所示的频率响应曲线。

整个电路在3V的单电源下工作，静态功耗约为9.1mW，。当电路同时驱动20pF电容和500Ω电阻的负载时，电路的直流增益达到62dB，单位增益带宽达到18MHz，相位裕度为50o。

结语

本文设计了一种低电压、恒定增益、Rail-to-Rail的CMOS运算放大器，输入级采用互补差分输入级结构，通过电流开关控制原理使放大器在整个共模输入电压范围内保持恒定的增益，输出级采用带有弥勒补偿的互补共源输出结构，得到Rail-to-Rail的对称输出摆幅。电路基于0.6um标准的CMOS工艺参数进行设计，并经过HSPICE工具仿真，得到了很好的性能。