提高射频电路集成度应对多模手机设计挑战

GPRS收发器，而且还不用牺牲性能。但用CMOS工艺来制造蜂窝多模式射频/混合信号IC甚至更具挑战，要求采用全新的电路架构与技术，以及先进的设计技能。

其关键挑战是将射频发射器及接收器电路与频率合成器、振荡器及滤波器等进行集成，同时支持多个无线模式与频段。例如，虽然可将收发器设计成支持GMSK、8-PSK、W-CDMA及高速数据分组接入(HSDPA)模式，但还需要支持从GSM 850MHz频段至具有各种信道带宽的UMTS 2GHz以上频段的多个频段。

此外，多模蜂窝收发器还必须满足严格的性能指标——优于-102dBm的灵敏度以及用于GSM/GPRS发射屏蔽的4dB余量。故设计者必须极为仔细地选择可优化设计性/价比的最佳硅技术与收发器架构。

对于多模集成来说，CMOS不失为一种理想的工艺技术，因为它能在单个芯片上有效地实现数字信号处理与射频/混合信号电路。CMOS收发器可利用摩尔定律带来的更低成本及更高性能的优势，而这是BiCMOS或SiGe工艺所不能提供的。

CMOS收发器可提供能与BiCMOS器件相比拟的IC性能及功能，与其他数字CMOS产品相比，它们还能提供更低的器件成本、更低的功耗及更高的生产稳定性。许多商用GSM/GPRS、WLAN或蓝牙CMOS收发器都证明了用于大批量无线收发器产品生产的CMOS工艺的生命力。

低中频或零中频(ZIF)架构是最适合用CMOS工艺来集成的收发器架构。因为在这两种情况下，接收器与发射器链被设计成无需外部声表面波(SAW)滤波器，而这能提供高水平的集成并减少平台的材料费。

这两种架构还能省去片上多个混频器及振荡器，因为它们将输入高频信号直接转换为低中频或零中频基带信号。另外，多模式工作也容易实现，因为这些架构可采用片上可编程滤波器结构来提供各种信道带宽。

由于与CMOS有关的1/f噪声问题以及与零中频及低中频有关的DC偏移问题，基于低中频或零中频架构来设计蜂窝收发器并非是一项简单的工作。设计者必须仔细：
1. 将1/f噪声的影响减至最小；
2. 设计LNA及混频器等低噪声射频前端功能；
3. 减少集成振荡器的相位噪声；
4. 提供高质量的片上频率发生等。
一种解决方案便是开发一种可容忍大量数字噪声的全新架构。此架构通常设计先进的射频/混合信号电路设计以及可执行片上数字校准与补偿模拟的非理想性的创新DSP技术。

多模式支持

选择合适的收发器架构后，RFIC设计工程师即必须决定如何通过共用片上资源来支持多工作模式及多个频段。一些功能天生就更适合某种特定架构。

例如，尽管能以更简单的零中频设计来实现W-CDMA，但低中频接收器结构可能更适合GSM/GPRS，因为它能提供更窄的信道带宽。但由于双模GSM/GPRS与WCDMA设计都使用2 GHz范围内的频段，故它们有可能共用频率合成器及滤波器。

对整合多种无线标准以并行工作的要求也促使人们做出是否共用一些构建模块的决策。并行收发器工作常常会增加单芯片收发器设计中的裸片尺寸，并带来极大的绝缘挑战。

整合广泛的DSP技术、共用功能模块以及用CMOS工艺来实现零中频或低中频架构等，是一种成功且具成本效益的设计所需的最基本元素。由此所得设计良好的单芯片多模式CMOS收发器将使蜂窝手机具有更低的成本及更小的外形尺寸。

在尝试设计整合诸如EDGE及W-CDMA等其他模式组合的设备以前，芯片供应商首先应具有成功开发及生产GSM/GPRS单芯片多频段CMOS收发器的能力。由于GSM/GPRS代表目前批量最大的蜂窝手机，故它将是未来多模式蜂窝解决方案的基线。另外，与WLAN或蓝牙相比，蜂窝标准拥有最具挑战的性能指标。

单芯片多模式收发器设计

图2为采用低中频架构的单芯片四频段GSM/GPRS收发器设计举例。

如图2所示，外部天线开关及RF SAW滤波器提供必要的频段隔离及选择性来驱动收发器的输入。接收部分包括四个分别对GSM-850、EGSM-900、DCS-1800或PCS-1900频段进行过优化的低噪声放大器(LNA)。每个LNA都具有可编程增益以提高动态范围。

LNA后接经过优化的正交混频器，其中一个混频器组用于支持GSM-850及EGSM，另一个混频器组则用于DCS与PCS信号混频。混频器提供向低中频的转换，并提供主要的镜像抑制。集成低相位噪声频率合成器则提供所需的本振。

接收中频链拥有带集成接收信道选择滤波器的可编程增益放大器。无需中频SAW滤波器，故能减少平台的BOM成本及尺寸。可编程增益放大器可提供宽的动态范围，并确保以线性增益步进工作。由I、Q通道滤波器提供的选择性可衰减邻近信道干扰并屏蔽信号。低中频处理部分将信号转换为基带信号，或在可选中频频率上有选择性地输出I/Q信号