工程师EMC应用设计秘籍

工程师在进行电子设计方案过程中越来越不能忽视EMC/EMI规范化设计了，它需要工程师在设计之初就进行严格把关！在产品结构方案设计阶段，主要针对产品需要满足EMC法规标准，对产品采用什么屏蔽设计方案、选择什么屏蔽材料，以及材料的厚度提出设计方案，另外对屏蔽体之间的搭接设计，缝隙设计考虑，同时重点考虑接口连接器与结构件的配合。 为帮助工程师在设计过程中排忧解难，电子发烧友网特整合优质资源推出《工程师EMC应用设计秘籍》技术系列文章，其余章节将会陆续发布，敬请广大工程师关注和留意！一、EMC三个重要规律

　　规律一、EMC费效比关系规律： EMC问题越早考虑、越早解决，费用越小、效果越好。

　　在新产品研发阶段就进行EMC设计，比等到产品EMC测试不合格才进行改进，费用可以大大节省，效率可以大大提高;反之，效率就会大大降低，费用就会大大增加。

　　经验告诉我们，在功能设计的同时进行EMC设计，到样板、样机完成则通过EMC测试，是最省时间和最有经济效益的。相反，产品研发阶段不考虑EMC，投产以后发现EMC不合格才进行改进，非但技术上带来很大难度、而且返工必然带来费用和时间的大大浪费，甚至由于涉及到结构设计、PCB设计的缺陷，无法实施改进措施，导致产品不能上市。

　　规律二、高频电流环路面积S越大, EMI辐射越严重。

　　高频信号电流流经电感最小路径。当频率较高时， 一般走线电抗大于电阻，连线对高频信号就是电感，串联电感引起辐射。电磁辐射大多是EUT被测设备上的高频电流环路产生的，最恶劣的情况就是开路之天线形式。对应处理方法就是减少、减短连线，减小高频电流回路面积，尽量消除任何非正常工作需要的天线，如不连续的布线或有天线效应之元器件过长的插脚。

　　减少辐射骚扰或提高射频辐射抗干扰能力的最重要任务之一，就是想方设法减小高频电流环路面积S。

　　规律三、环路电流频率f越高，引起的EMI辐射越严重，电磁辐射场强随电流频率f的平方成正比增大。减少辐射骚扰或提高射频辐射抗干扰能力的最重要途径之二，就是想方设法减小骚扰源高频电流频率f，即减小骚扰电磁波的频率f。

二、电磁兼容(EMC)元器件的正确选型和应用技巧

　　我们通过一些图片，直观的系统的回顾电磁兼容的含义、电磁干扰的三要素以及抑制电磁干扰的原理。再根据EMC设计原理和元器件不同的结构特点，主要讲解不同元器件在EMC设计中的选择及应用技巧，对EMC设计具有指导作用。

　　电磁兼容的定义

　　电磁干扰的三要素

　　抑制电磁干扰的原理

　　EMC主要解决方法 预防比屏蔽更加有效

　　电磁兼容性元器件是解决电磁干扰发射和电磁敏感度问题的关键，正确选择和使用这些元器件是做好电磁兼容性设计的前提。因此，我们必须深入掌握这些元器件，这样才有可能设计出符合标准要求、性能价格比最优的电子、电气产品。而每一种电子元件都有它各自的特性，因此，要求在设计时仔细考虑。接下来我们将讨论一些常见的用来减少或抑制电磁兼容性的电子元件和电路设计技术。

　　元件组

　　有两种基本的电子元件组：有引脚的和无引脚的元件。有引脚线元件有寄生效果，尤其在高频时。该引脚形成了一个小电感，大约是1nH/mm/引脚。引脚的末端也能产生一个小电容性的效应，大约有4pF。因此，引脚的长度应尽可能的短。与有引脚的元件相比，无引脚且表面贴装的元件的寄生效果要小一些。其典型值为：0.5nH的寄生电感和约0.3pF的终端电容。

　　从电磁兼容性的观点看，表面贴装元件效果最好，其次是放射状引脚元件，最后是轴向平行引脚的元件。

　　一、EMC元件之电容

　　在EMC设计中，电容是应用最广泛的元件之一，主要用于构成各种低通滤波器或用作去耦电容和旁路电容。大量实践表明：在EMC设计中，恰当选择与使用电容，不仅可解决许多EMI问题，而且能充分体现效果良好、价格低廉、使用方便的优点。若电容的选择或使用不当，则可能根本达不到预期的目的，甚至会加剧 EMI程度。

　　从理论上讲，电容的容量越大，容抗就越小，滤波效果就越好。一些人也有这种习惯认识。但是，容量大的电容一般寄生电感也大，自谐振频率低(如典型的陶瓷电 容，0.1μF的f0=5 MHz，0.01μF的f0=15 MHz，0.001μF的f0=50 MHz)，对高频噪声的去耦效果差，甚至根本起不到去耦作用。分立元件的滤波器在频率超过10 MHz时，将开始失去性能。元件的物理尺寸越大，转折点频率越低。这些问题可以通过选择特殊结构的电容来解决。

贴片电容的寄生电感几乎为零，总的电感也可以减小到元件本身的电感，通常只是传统电容寄生电感的1/3~1/5，自谐振频率可达同样容量的