DC-DC电源的设计考虑：在成本、尺寸和性能之间取得平衡

任何电源设计都要对尺寸、成本和性能进行平衡。任何新项目的第一步都是按这三个参数的重要性对其进行排序，作为设计过程的总指导方针，而这里面的成本还包括产品的设计成本——其中包括产品销售（COGS）和设计工作的成本。富有经验的设计人员的工作效率更高，因为他们熟悉设计过程、拓扑结构、元器件和潜在的设计困难，还能够判断在什么时候和什么情况下进行额外的设计和定制才是值得。
工程师应当遵循自上而下的设计方法，通过准确的电源需求和预算分析得出所要用到的电源拓扑结构。然后对每个稳压器、元件布置的规范和关于印刷电路板（PCB）的布线约束条件进行详细设计。一般情况下设计人员常常在没有得到完整信息的情况下过早埋头进行设计，花费了大量时间却设计出尺寸过大、成本过高或无法完全满足应用要求的电源产品。

需求分析
首先根据用电器件的技术规范和使用条件， 需要确定系统所需要的电源轨（电压），以及针对最坏情况和额定情况所需的每路电源轨的电流消耗值（包括连续电流和瞬态电流）。通常的做法是检测验电路板上的每个有源元件，并编辑一个电子表格来罗列每个电源轨以及该电源轨所需电流负载值。另外还必须详细说明每路电源轨的以下内容：
• 直流电压的电压值和精度（标准情况下为 +/-5%，有些集成电路要求 +/-1% 至 +/-3%）。
• 最大容许噪声或周期性随机偏差（PARD）（标准情况下为+/-4% 至 5%，对"模拟"器件为 +/-1% 或更佳）。
• 上电时序要求。

电源拓扑
当需求收集完毕后，下一步就是得出最佳拓扑结构。LDO等线性稳压器非常适合用于产生低噪声电源轨（40dB 或更佳的纹波抑制比）且成本低，但在输入和输出电压相差很大时效率非常低。在一些情况下，最佳选择是使用开关式降压、升压或降压-升压型转换器进行预稳压，随后再使用针对每个功率轨的单独 LDO。现今的集成电路常常需要大量延伸到电路板上每个芯片的数字电压电源。小型 LDO 可让设计人员将这些降压稳压器分布在电路板上并将其置于负载点。这有助于消除电流瞬变期间的潜在压降（这会导致集成电路不稳定行为）并允许在这些非常密集的印刷电路板上使用较小的走线迹线。
下图显示了用于从一个 9-24V 输入产生 +5V、+3.3V 和 +1.8V 数字电压轨，外加一个模拟 +3.3V 电源的示例电源拓扑。

 
图 1：示例电源拓扑

在所示拓扑中，为了产生一个干净的 3.3V 电源，从+5V电压轨通过LDO产生，那么就有 0.17W 功率作为热浪费掉了。但这可以保护它不受由 3.3V 主电源上的数字器件所产生的任何噪声的干扰。而使用一个无源的LC滤波器来从 3.3V 数字电源产生 3.3V 模拟电源可以提高效率，但也会增加噪声传导到灵敏模拟电路的风险。

详细设计
为了优化电源的使用和最小化热耗散，开关稳压器对除了大多数噪声敏感型应用以外的所有应用是必需的。幸运的是，市场上有大量各种各样相对较小、低成本和高性能的开关稳压器可供选用。工作频率为 1MHz 或更高、带有集成 FET 的小型开关稳压器芯片配合陶瓷电容器、小型磁性元件和铁氧体磁珠使用时对低功耗器件特别有用。稳压器芯片也有多输出版本，它们可以帮助降低静态功耗和电路板空间。更高的开关频率意味着可以使用更小、更便宜的磁性元件，并可利用小的电容器和铁氧体磁珠实现输出滤波。
在某些情况下，大电容值（>1uF）的陶瓷电容器不能用在开关电源的输出上，因为由于其极低等效串联电阻（ESR）或因为需要更高的电容它们会使转换器而变得不稳定。在此情况下，铝电解、聚合体或钽点解电容器是常见的选择。后二者由于尺寸小、纹波电流承受高和低的ESR而交前者性能更加优秀，但价格也更贵。钽电容器的规定电压应当至少高 2-3 倍并首选防电涌等级足够的产品，因为它们比陶瓷或铝电解类型的电容器对过电压更加敏感一些。

元件布局和布线
在电源预算、拓扑建立和详细设计完成后，接下来需要注意的就是印刷电路板的元件布局和布线。每个项目都有各自的参数需要考虑，一般情况如下：
• 开关电源的位置应尽可能远离其他元件，特别是灵敏模拟电路。
• 开关 FET、续流二极管、输入和输出电容器、电感器以及大电流或开关通路中的其他元件应邻近布置在一起并进行最短长度的手动布线。
• 使用表层铺铜或部分平面铺铜来连接上述元件。使用多个大电流过孔将这些元件的焊盘连接到平面。
• 补偿网络中的电阻器和电容器应邻近布置在一起并远离开关元件。
• 模拟反馈信号的线路应最短并布置在远离在开关元件的细迹线上，最好由一个平面屏蔽。
遵循这些指导方针可帮助设计人员开发具有最佳尺寸、成本和性能指标的稳定电源。