全波形整流电路基板导线设计方案
a. OP增幅器构成的全波形整流电路patterning
图1 的全波形整流电路,经常因正端(plus side)与负端(minus)gain的未整合,导致波形不均衡,所以决定gain值的电阻使用误差为±1%的金属皮膜电阻。本电路可以使IC1b作差动动作,因此能够减缓高频时波形不均衡现象。虽然OP增幅器采用LF412,不过可以根据设计需求,改用与OP增幅器脚架相容的LM358。
图1 利用OP差动增幅器作全波整流的电路
IC1 的1、2 号脚架至5、6 号脚架路径(route)是本电路基板主要设计重点,如图2所示如果导线绕过IC的外侧,路径会变长所以采取IC下方布线设计,正、负电源的图案导线宽度完全相同,信号则沿着箭头方向流动,二极管(diode)等整流电路则整合在基板左侧,电源导线加粗的同时接地采取full ground设计,如此一来双面电路基板就可以满足以上所有的要求。
图2 利用OP差动增幅器作全波整流的电路基板图案
b. 光学耦合器的基本周边导线
接着介绍封装光学耦合器(photo coupler)的电路基板分离图案设计技巧。光学耦合器主要功能是将board或是设备之间绝缘,主要原因是为了保障各组件保证的绝缘耐压特性,因此电路基板出现所谓的分离图案设计。图3的电路12V 的输入单元与5V 的输出单元就是采用分离图案设计,它使用四个编号为的PS2801-4光学耦合器。
图3 使用photo coupler 的电压转换电路
如图4 所示为确保1次端(发光侧)与2 次端(收光侧)的沿面距离,所以设计上分成表层图案与内层图案,内层图案若是full pattern时,与一般full pattern一样需作除料设计。所谓沿面距离是线导体之间的指导,沿着绝缘物通行时最短距离而言,有关耐压与沿面距离,UL、VDE等各国的安全规范都有严谨的规定与说明。
(a)pattern的间隔过窄设计例 (b)pattern的间隔适当设计例
图4 photo coupler 正下方的1 次端与2 次端图案必需确实分离
I/O点数很多而且使用复数个光学耦合器的场合,必需将散热问题一并列入考虑。图5是根据以上需求,兼具散热效果的pattern设计范例,由图可知1 次端与2 次端的接地共通时,利用full pattern连接可以提高散热效果;内层有接地时可以在full pattern设置数个via与内层接地连接。如上所述根据1次端与2次端的电流值与散热要求,最后才能决定电阻的定额与pattern宽度
图5 兼具散热效果的pattern设计
c. 100V以上商用电源线的图案
图6 是已经绝缘可输出脉冲的商用交流zero cross point电路。TLP626 LED两者未点灯时,光学耦合器的光学晶体管(photo transistor)成为OFF,输出正极性的脉冲。
图6 商用交流zero cross point 检测电路
由于商用交流的输入线相当危险,因此设计电路基板图案时必需充分考虑绝缘与安全性。图7 所示虽然R1单独一个电阻电气上动作完全相同,不过与商用交流的输入直接连接的图案变长,或是流入电阻的电压变高时,电阻的耐电压特性会出现问题,因此建议读者最好分成数个电阻。图8 的输入电压变高时,R1 电力损失会以电压的二次方增加,此时必需改佣可以封装更大阻抗的电路基板图案。
图7 以R1取代图17的R1-1 R1-2
图8 加大图17 的R1-1 R1-2容许电力可支持大电压范围
设计图9 的电路基板图案,必需考虑下列事项:
①采用full pattern设计,组件尽量紧凑封装。
②R1 等发热组件附近设置低高度R1,同时尽量远离C1。
③R1 设置复数个可以封装1W,2W,3W 电力阻抗的land。
图9 电路基板图案最大缺点是封装2W,3W 电阻时,会因为实际电阻封装情况,造成未使用的land 太接近胴体部位;图10 是设计变更后的电路基板图案,如此一来R1封装在任何位置,组件下方不会出现land
图9 商用交流zero cross point 检测电路基板图案图 10 设计变更后的基板图案.可发挥24 位分辨率的A-D converter 周边电路基板图案
图11 是由复数个24 位A-D converter 构成,具备电压测试精度与SN 比最佳化,与直流甚至20kHz 信号的多频道数据记录前置器(multi channel data recorder front end)电路图。本电路亦可应用在3频数据记录器,为达成目的因此将成为ADC的转换基准的参考(reference)电源REF3125 IC(以下简称为REF)当作ADC 与pair 使用,虽然如此设计ADC 频道之间的gain误差会增大,不过复数ADC使用共通同的REF,图案的设计自由度提高,而且容易获得理想的基板布线设计。
图11 复数个24 位A-D converter 构成的多频数据记录器电路
图12 是从信号源一直到电源的过程中产生的接地电位差统计一览、上述电路为模拟/数字混载电路,因此接地会有模拟/数字电流流动,如果处
- 0.5μm CMOS带隙基准电路设计(01-13)
- 使用开关电源的问题总结(02-20)
- 模拟电路故障诊断中的特征提取方法(03-03)
- 基于BP神经网络的模拟电路诊断系统研究(04-07)
- 基于Multisim的差分放大电路仿真分析(06-14)
- 容差模拟电路的软故障诊断的小波方法(10-03)