微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 新型磁耦合隔离电路设计

新型磁耦合隔离电路设计

时间:05-31 来源:电子设计工程 点击:

3 磁耦合隔离电路的实现

为了实现磁耦合隔离传输低频或直流信号的功能,初级驱动电路和次级接收电路的设计是关键,为了实现简单,调试方便,实现双向信号隔离传输,这里在一片CPLD中用VHDL语言分别描述实现初级驱动电路和次级接收电路,图2是新型磁耦合隔离驱动模块的结构框图,它们被配置在一片CPLD中,构成磁耦合隔离收发驱动模块,模块的设计和实现在下面详细说明。


3.1 初级驱动电路的实现

磁耦合隔离电路初级驱动单元由Inputs和Drive两个模块组成,其中InputS模块完成对输入电路的复位,Drive模块用于产生与输入信号状态变化相关的窄脉冲驱动信号。两模块的VHDL实现说明如下:

3.1.1 InputS模块的实现

为了保证发送和接收信号的电平变化同步,在隔离驱动单元上电时必须首先对初级驱动单元和接收单元复位。以保证两单元的初始态相同。如果需要隔离传输高电平信号,在复位过程结束后,在初级驱动单元必须自动产生一个由低到高的跳变,以便使次级接收电路同时把输出电平由复位状态反转刭高电平,保证初级、次级初始电平一致,自动产生的由低到高的跳变必须在复位信号结束后再延迟一段时间,在Drive模块稳定工作后产生。以此保证该跳变沿被Drive模块响应。


3.1.2 Drive模块的实现

Drive模块完成的功能是:在复位信号EnT=‘0’时使DriveOut=‘0’,在EnT=‘1’时,在每一个TranS的跳变延产生一个40ns的脉冲输出,驱动脉冲变压器的初级线圈。
Drive模块的VHDL实现如下:



3.1.3 初级驱动单元的功能仿真
使用QuartusII 9.0对磁耦合隔离电路初级驱动单元进行功能仿真,得到功能仿真曲线如图3所示。

从上图看出,在1的位置后,虽然没有输入信号(SInput)的变化,输出驱动波形中也产生了一个驱动脉冲,这就是为了保证在输入信号初始值为高电平时保持输入和输出的一致,由电路自动加入的;在位置2,复位后次级接收电路初始态已经为低电平,输入信号的初始值也为低电平,隔离输入输出一致,故不需要自动加入驱动脉冲。

3.2 次级接收模块的实现

Receive构成磁耦合隔离电路的次缀接收模块,该模块完成的功能为:在复位信号到来后,接收电路复位输出为‘0’,而后每接收到一个脉冲,输出反转一次。由于复位后接收模块的初始态已与初级输入信号的初始值一致,初级输入信号每发生一次跳变,初级驱动电路输出一个脉冲,因此在任何时刻,次级接收电路的输出都与初级输入信号一致。从而实现低频或直流信号的磁耦合隔离传输。该模块实际上就是一个带复位功能的一位计数器,关于它的VHDL实现在参考文献中有现成的例子,此处不再赘述。

InputS模块的功能仿真波形如图4所示。


3.3 模块工作频率的说明

一般来说,对于上升沿持续时间在50ns左右脉冲变压器,传输信号跳变沿驱动脉冲的宽度至少应大于此时间,在本设计中,选用60 ns的脉冲作为传输信号跳变沿驱动脉冲的宽度,为了使两个相邻的传输信号跳变沿驱动脉冲能够被接收模块准确识别,它们之间应至少间隔一个脉冲宽度的时间,这样算起来,传输信号的最短持续时间应为120ns,而对于直流信号上述模块也能准确传输(原理前面已经述及),因此该模块传输信号的频率范围是0~8 MHz。对于高于8 MHz的数字信号,模块将不能正确工作。

上述分析是在脉冲变压器上升沿为50ns的前提下给出的,如果上升沿时间再短些,模块的工作频率上限还可提高。

3.4 新受磁耦合隔离电路应用

新型磁耦合隔离模块的应用电路如图5所示,该电路用于完成信号Sin1到Sour2,Sin2到Sout1的磁耦合隔离传输。在电路中,U1、U2为脉冲变压器ITNA-0235-D103,上升沿持续时间50 ns;U3、U4为Schmitt触发器,用于将脉冲变压器输出的信号整形成脉冲信号,测试点①② ③的信号波形如图前面中所示。R5、C1和R6、C2分别组成两个磁耦合隔离驱动模块的上电复位电路,两个复位电路的时间常数应设计在10μs左右,以保证模块稳定复位;R1、R2和R3、R4分别组成两个电平移动电路,用于将脉冲变压器输出的交流信号移动到0~VCC的范围。在模块配置到CPLD时DriveOut引脚必须配置成ITL模式以增加电流驱动能力。电路在实际使用时,EnT与EnR可以改成由逻辑信号直接控制,这样就可以使驱动模块稳定时间可控,在由于受到干扰而使电路出现错误时,可以通过施加EnT与EnR信号使电路恢复正常工作。

对上述电路测试,得到如下测试结果:

1)电路能够准确传输直流信号;

2)对小于8 MHz的数字信号跳变沿的传输延迟小于50 ns,对于8 MHz以上的数字信号上述电路不能工作;

3)电路功耗,由于用于信号传输驱动的逻辑电路只占CPLD的很小部分(在应用电路中,CPLD选用EPM240TC100,使用16个逻辑单元,占总逻辑单元数的7%,其他单元用作别的用途),准确功耗很难测量,但是在传输直流信号时磁耦合隔离部分的功耗与光隔的功耗对比就足以说明问题。传输高电平时,光隔电路需要持续消耗10 mA的电流,以维持稳定输出高电平;而上述磁耦合隔离电路则只需要在最初的40 ns内消耗电流,其他时间磁耦合隔离部分消耗的电流为0,因此传输直流信号时,上述电路的功耗要远小于光隔电路。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top