空间受限应用的最高功率密度、多轨电源解决方案

可编程软启动：软启动电路以可控方式缓慢提高输出电压，从而限制浪涌电流。软启动引脚连接到VREG时，软启动时间设置为2 ms；在软启动引脚与VREG和地之间连接一个电阻分压器时，软启动时间可提高至8 ms（图6-2）。为了支持特定启动序列或具有大输出电容的值，可能需要这种配置。软启动的可配置能力和灵活性使大型复杂的FPGA以及处理器能以安全可控的方式上电。

1.精密使能阈值高于0.8V使能稳压器，低于0.72V（迟滞）则关断稳压器。

2.可编程软启动各通道上的不同软启动可编程为2ms、4ms、8ms.

3. PWRGD输出CH1到CH4的所需PWRGDx可通过工厂熔丝或I2C配置。

4.有源输出放电开关可以接通输出放电开关以缩短输出电容的放电周期。

图6. ADP5050和ADP5052简化电源时序控制

电源良好输出：当所选降压调节器正常工作时，开漏电源良好输出（PWRGD）变为高电平（图6-3）。电源良好引脚可以将电源的状况告知主机系统。默认情况下，PWRGD监控降压调节器1上的输出电压，但也可以定制其它通道来控制PWRGD引脚。各通道的状态（PWRGx位）可通过ADP5050上的I2C接口回读。PWRGx位的逻辑高电平表示调节输出电压高于标称输出的90.5%.当调节输出电压降至其标称输出的87.2%以下并持续50μs以上时，PWRGx位设为逻辑低电平。PWRGD输出是内部未屏蔽PWRGx信号的逻辑和。内部PWRGx信号必须为高电平且持续至少1 ms，PWRGD引脚才能变为高电平；如果任意PWRGx信号发生故障，则PWRGD引脚毫无延迟地变为低电平。控制PWRGD的通道（通道1至通道4）由工厂熔丝指定，或通过I2C接口设置相应位来指定。

有源输出放电开关：每个降压调节器均集成一个放电开关，它连接在开关节点与地之间（图6-4）。当其相关调节器禁用时，开关接通，有助于使输出电容快速放电。对于通道1至通道4，放电开关的典型电阻为250Ω。当调节器禁用时，即使有大容性负载，有源放电开关也会将输出拉至地。这样就能显着提高系统的稳定性，尤其是在周期供电时。

图7所示为典型的上电/关断时序。

I2C接口

I2C接口实现了对两个降压调节器输出（通道1和通道4）的高级监控和基本动态电压调整。

输入电压监控：可以监控输入电压是否发生欠压等故障。例如，将12 V电压施加于输入，I2C接口配置为：如果输入电压低于10.2 V，则触发报警。专用引脚（nINT）上的信号告知系统处理器问题已出现，并关断系统以便采取纠正措施。具备监控输入电压的能力可提高系统可靠性。图8显示了可以设置哪些值来监控ADP5050的输入电压。

图8 输入欠压检测

图9 结温监控

结温监控：可以监控结温以判断是否发生过温等故障。如果结温高于预设值（105°C、115°C或125°C），nINT上就会产生报警信号。与热关断不同的是，此功能发送警告信号而不关断器件。具备监控结温并提醒系统处理器注意避免发生系统故障的能力可提高系统可靠性，如图9所示。

动态电压调整：动态电压调整通过动态降低低功耗模式下通道1和通道4的电源电压来降低系统功耗，它也可以根据系统配置和负载动态改变输出电压。此外，所有四个降压调节器的输出电压均可通过I2C接口设置，如图10所示。

图10 ADP5050输出电压选项

低噪声特性

多个特性可降低电源产生的系统噪声。

宽电阻可编程开关频率范围：RT引脚上的电阻可在250 kHz至1.4 MHz的范围内设置开关频率。电源设计师可灵活地设置开关频率以避免系统噪声频段。

降压调节器相移：降压调节器的相移可通过I2C接口设置。默认情况下，通道1和通道2之间以及通道3和通道4之间的相移为180°，如图11所示。反相操作的优势是输入纹波电流和电源接地噪声更低。

图11 ADP5050/ADP5052的降压调节器相移

图12 降压调节器的相移可通过接口配置

时钟同步：开关频率可通过SYNC/MODE引脚同步至250 kHz到1.4 MHz的外部时钟。该能力对于RF和噪声敏感应用很重要。检测到外部时钟时，开关频率平滑过渡至其频率。当外部时钟停止时，器件切换到内部时钟并继续正常工作。与外部时钟同步可使系统设计师远离临界噪声频段，并降低系统中多个器件产生的噪声。

为成功同步，必须将内部开关频率设置为接近于外部时钟值的值，频率差建议小于±15%.

通过工厂熔丝或I2C接口，可将SYNC/MODE引脚配置为同步时钟输出。当频率等于内部开关频率时，SYNC/MODE引脚产生占空比为50%的正时钟脉冲。产生的同步时钟与通道1开关节点之间有一个较短的延迟时间（约为tSW）的15%）。

图13显示了两个配置为频率同步模式的器件：一个器件配置为时钟输出以同步另一个器件。应当使用100 kΩ上拉电阻，以防SYNC/MODE引脚悬空时发生逻辑错误。