一种用于高速ADC的采样保持电源电路的设计

表中的建立时间t是以达到0.05%精度的建立时间进行计算的。将OTA接成单位增益放大器，输入幅值为1 V的差分阶跃信号，得到如图5所示的瞬态响应曲线。

在电路的输入端加一个正弦波信号（Vpp为2 V，频率为10 MHz），输出端在保持相时能在4 ns内稳定到1 V，这满足100 MHz采样频率的要求。

将该OTA应用到图3所示的采样保持电路中，输入幅值为1 V的差分正弦信号，输出信号如图6所示。由图可知，保持值与输入信号的采样值之间的差值小于0.3 mV.对于10位精度的ADC来说，采样保持的误差应该小于

即0.488 mV.因此该采样保持电路可以应用于10位ADC中。

测量动态特性最直接的方法是对其输出做快速傅里叶变换（FFT）。无杂散动态范围（spurious freedynamic range，SFDR）是衡量动态性能的一个重要的技术指标。SFDR是指所能处理的最大和最小信号之比。它与输入信号的幅度无关，因此，用它表示的动态性能更具有普遍意义。

图7（a）和（b）分别是在采样频率为100 MHz下，对由输入信号为5.1758 MHz和47.9492 MHz（约为奈奎斯特采样频率）的满幅度正弦信号（Vpp=2 V）所得的输出信号的FFT频谱图。

式中：fin是输入频率；fs是采样频率；Nwindow是记录的正弦波的周期数，它必须是一个质数。测量FFT的频谱图可知当输入信号fin=5.175 8 MHz时，SFDR为81 dB；当输入信号fin=47.949 2 MHz（约为奈奎斯特采样频率）时，SFDR为80 dB.

结论

本文设计了一个可应用于10位、100 MS/s流水线ADC前端模块的采样保持电路。采用增益提升技术使得采样保持电路中的OTA达到100 dB的增益，并且GBW达到1 GHz，达到0.05%精度的建立时间小于4 ns.采用上述OTA的采样保持电路在100 MHz采样频率下，当输入信号的频率为5.175 8MHz时，SFDR为81 dB.当输入信号的频率为47.949 2 MHz（约为奈奎斯特采样频率）时，SFDR为80 dB.与近期国内外同类电路进行比较，比较结果如表2所示。由表2可知，该采样保持电路在性能上还是不错的。