基于SOPC的雷达多功能接口模块的设计与实现

2．3 TVJ子模块电路设计
TVJ功能块的核心是基于FPGA的硬处理器核PowerPC 405，PowerPC 405是专门为嵌入式应用而设计的高性能32位PowerPC系列处理器芯核，对于Virtex-ⅡPro系列FPGA，其实现型号为PowerPC405D5，其内核的结构主要包括1个5级流水线单元，1个虚拟存储器管理单元，1个指令和数据独立的Cache单元，1个调试口和3个可编程计数器，片内总线遵循PLB(Processor Local Bus)标准，PLB是一种高性能的同步总线，用于连接处理器和高速外设，提供分离的32位地址总线和64位数据总线。通过PLB总线接口实现对视频RAM、彩色查找表LUT、32位计数器、UART和双口RAM3的扩展，在双口RAM3的另一端实现了与Multibus的存储器接口及双向中断功能，视频RAM分为A、B两块，共4 MB，显示分辨率为575×575×16 b，通过PLB总线和多路切换电路可以对它们进行读／写，同时视频RAM的内容经读取控制电路读出后经彩色查找表变换为24位真彩色数字视频再经过D／A变换和运放的驱动输出模拟视频信号。通过PLB总线可以随时设置彩色查找表LUT的内容以实时地进行多种分层叠加彩色显示方式的切换。视频时序发生电路产生符合PAL制式的同步／消隐信号，当有外部同步信号输入时，外同步检测电路可自动识别出来并与外部的锁相环(PLL)配合，产生与外同步信号完全一致的视频时序信号，保证最后输出的模拟视频与其完全同步。除去视频RAM，PLL，D／A、和运放电路外，整个PowerPC 405系统和显示控制的时序、逻辑电路及彩色查找表等都在FPGA内部实现。如图4所示。

2．4 TVJ子模块视频控制电路设计
视频控制电路是TVJ子模块的关键电路，它包括PLB总线接口、VRAM切换控制电路、视频时序发生器、VRAM地址发生器、彩色查找表和控制／状态寄存器，如图5所示。

PLB总线接口主要完成视频控制电路与系统PLB总线的符合IBM CoreConnect总线规范的无缝接口电路。VRAM切换控制电路完成系统对两块显存读／写控制的交替切换。PLB_EMC是Xilinx嵌入式开发套件EDK自带的PLB总线外部存储器控制接口IP。VRAM_A和VRAM_B都是存储视频图像数据的显存，切换控制电路在任意时刻总是将1块显存挂接在PLB_EMC接口上，而从另一块显存读出视频图像数据经过调色板变换后输出给D ／A产生要显示的彩色图像信号。修改显示画面时CPU通过PLB总线先对挂接在PLB_EMC接口上的VRAM_A进行改写，同时用VRAM_B读出的数据来完成显示，然后通过设置控制寄存器切换到另一状态，再用VRAM_A完成显示，而对VRAM_B改写以使两块显存数据保持相同，这样系统读／写显存时就不会影响显示了，同时VRAM切换控制电路可以设置为只对高8位、只对低8位和对16位这3种显存存取方式，以此来实现显存的快速存取和背景叠加显示功能。
PAL视频时序发生器产生显示所需的时钟、行场同步和消隐信号，提供给VRAM地址发生器子模块，用于形成寻址外部显存的地址。将FPGA内部的存储器资源例化为一个128 K×4 b的ROM，然后将1帧时间长度(40 ms)的信号设计成．coe格式文件作为ROM的初始化数据。
VRAM地址发生器就是根据PAL视频时序发生器给出的行、场同步和消隐信号来产生读显存需要的地址，并与PAL制式信号时序同步。
彩色查找表的功能是将从显存读出的视频图像数据经过查表处理后形成24位RGB彩色数字视频提供给D／A变换输出到显示器显示。查找表共512个单元，将其分为两部分，0～255为第一个表，256～511为第二个表，显存输出的数字视频要么通过第一个表，要么通过第二个表来转换，不能同时，当数字视频高8位为全0时，将使用低8位去索引第一张表，当高8位不为全0时，将使用高8位去索引第二张表，这样系统可以由软件来灵活地设置修改彩色查找表的内容从而实现多种分层和叠加的彩色显示方式。

3 SoPC技术在设计中的应用
开发采用Xilinx公司的EDK(嵌入式开发套件)和ISE工具软件。EDK工具包中集成了硬件平台生成器(Platgen)、软件平台生成器(Libgen)、仿真模型生成器(Simgen)、软件编译器(Mb-gcc／ppc-gcc)和软件调试工具(Mb-gdb／ppc-gdb)等，通过集成开发环境XPS，用户可以调用上述所有工具，来完成嵌入式系统开发的整个流程。
可配置嵌入式系统的配置层面包括，处理器配置：如指令或数据缓冲配置，协处理器或硬件加速器；系统配置：如I／O外设选择、定制、DMA选择、存储器外设选择、定制等；用户专用外设和电路：将专用电路设计成为用户自定义的IP Core，然后在系统中添加调用来实现。用户自定义的IP Core要求必须用HDL设计并满足片内总线接口和EDK工程的规范，如有专门目录结构和处理器外设定义文件(．MPD)、外设分析定义文件(．PAO)等。如果自定义的IP Core要具有软件驱动，那设计还要完全符合相应的总线底层驱动接口规范。总之将SoPC技术应用在接口模块的设计中具有以下优点：由于接口模块往往是实现专用功能的嵌入式计算机小系统，在芯片RAM资源可以满足系统的设计要求的前提下，可以将系统存储器都集成到FPGA内部，大大减小体积和功耗，减少芯片数量；硬件设计的更改可通过重新配置FPGA器件来实现，增加设计灵活性，降低设计风险。