一种抗SEU存储器电路的FPGA设计

间；而当系统工作在汉明码模式时，它们则ah、al、bh为一组，bl、ch、cl为另一组，并分别被相同的片选信号驱动，从而构成了两个独立的(16+8)位的内存空间。本设计采用了3片128 K×16bit的SRAM，如果设置每片SRAM的低4K×16bit空间工作在TMR模式，则从图中可以看出，该SRAM芯片组中还有两个124 K×(16+8) bit的空间可以工作于扩展汉明码模式。