微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 模拟电路设计 > 基于AD9858宽带雷达信号源的设计及应用

基于AD9858宽带雷达信号源的设计及应用

时间:10-11 来源:电子设计工程 师鹏宇 杨洪丰 王磊 点击:

现代雷达面临着综合性电子干扰、反辐射导弹、低空和超低空突防以及目标隐身技术的等4大威胁,这就要求现代雷达具有反地物、抗积极和消极干扰、反隐身和自身生存的能力,其信号具有频率捷变、波形参数捷变以及自适应跳频的能力。因此对雷达信号产生器提出了越来越高的要求,要求具有宽频带、高精度、高稳定以及快速跳变的能力。随着现代电子技术的发展,高性能直接数字合成DDS(Direct DigitalSynthesis)技术、数字信号处理DSP(Digital Signal Processing)技术及大规模可编程逻辑器件技术和电子计算机的应用为此类问题的解决提供了一种新的途径。AD9858是ADI公司推出的一款高性能,工作频率高达1 GHz,杂散性能指标更高于以前的产品,可方便快速地产生线性调频、单频脉冲及编码调制信号。本文是在介绍DDS的基本原理的基础上,利用DDS器件AD9858,并结合单片机+CPLD的设计方法实现宽带雷达信号源。

  1 DDS的基本原理

  DDS技术是一种把一系列数字量形式的信号通过数字模拟转换器DAC(digital analog converter)转换成模拟量形式信号的合成技术。正弦输出的DDS原理框图如图1所示。

  相位累加器在A位频率控制字FCW(Frequencv Control Word)的控制下,以参考时钟频率fc为采样率,产生待合成信号相位的数字线性序列。将其高P位作为地址码,通过查询正弦表ROM,产生S位对应信号波形的数字序列S(n),再由数/模转换器(DAC)将其转化为阶梯模拟电压波形S(t),最后由低通滤波器LPF平滑为正弦波输。

  频率控制字FCW和时钟频率fc共同决定了DDS输出信号的频率f0,它们之间的关系满足:

  所以,在DDS结构及fc确定的前提下,通过FCW的控制就可以方便地控制输出频率f0。其频率分辨率为:

  按照Naquist准则,最高输出频率可达0.5fc。但考虑到实际低通滤波器的限制,最高输出频率一般为0.4fc。

  由于DAC非线性作用的存在,使得查表所得的幅度序列从DAC的输入到输出要经过一个非线性过程。于是就会产生输出信号f0的谐波分量。又因为DDS是一个采样系统,所以这些谐波会以fc周期搬移,即:

  式中,k、m为任意整数。

  它们落到Naquist带宽内就形成了有害的杂散频率,频率的位置可以确定,但幅度难以确定(其分布为sin(x)/x)。所以在工程设计过程中要充分考虑输出频带,注意避免上述杂散分量落入其中,以此获得较好的杂散指标。

  2 AD9858型DDS简介

  AD9858的工作频率高达1 GHz,由于该芯片在时钟输入端提供有二分频器,因而其外部时钟最高可达2 GHz。和其他的高速DDS产品不同,AD9858内部集成有1O位数模转换器,其频率分辨率(即频率累加器位数)为32位,可输出高达400 MHz的信号。内部集成的可编程快锁充电泵(charge pump)和鉴频器(phase frequency detector)使其非常适合于高速DDS和锁相环结合应用的场合。同时,它还提供有模拟混频器,可适用DDS、PLL和混频器相结合的应用场合,能满足设计者的低相位噪音、低虚假能量、快速频率转换和宽带宽线性扫描的要求。此外,AD98 58的杂散抑制性能和谐波抑制性能也非常突出,当输出40 MHz信号时,±1 MHz带宽内的数模转换SFDR为-87 dBc;输出180 MHz信号时,±1 MHz带宽内的数模转换SFDR为-84 dBc。因而其适合用在无线设备、军事以及航空雷达的设计当中。

  图2为该系统设计框图。

  AD9858的主要性能指标如下:具有1千兆次/秒的采样速率:具有高达2 GHz的输入时钟(可以2分频);集成有10位D/A转换器;内含32位可编程频率寄存器;带有8位并行及SPI串行控制接口;自动频率扫描功能;内带4套频率寄存器;采用3.3 V低电源供电;采用100引脚EPAD-TQFP封装:10)集成有2 GHz的混频器。

  AD9858的主要引脚包括数据线D7~DO、地址线ADDR5~ADDR0、参考时钟输入引脚(REFCLK)、DAC输出(IOUT)、寄存器组选择信号(PSO、PSl)、频率更新引脚(FUD)、系统同步时钟(sysclk)及复位信号(RESET)等。

  AD9858的系统结构共分3大块:DDS核、模拟混频器和数字锁相环。DDS核可在数字域产生能够表示正弦曲线的数字值。通过设置不同的工作模式,DDS核可通过幅相转换器将这些正弦曲线值转换为频率、相位或调制成携带信息的信号。数字锁相环则由数字相频检测器(PHD)驱动具有高速锁存逻辑电路的电荷泵所组成。它与DDS核联合使用可扩大频率合成的范围。模拟混频器采用差动输入,其输入级内部采用直流偏差,外部采用交流匹配方式连接,输出为中频信号。

其内部可用资源包括控制字寄存器CFR、步进频率转换字寄存器DFTW和16位步进频率斜率字寄存器DFRRW以及4套相互独立的工作组(Pro-fileO~3)。每个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top