带辅助DAC的双路Σ-Δ转换器的原理及应用

时间：09-01 来源：与非网点击：

3.2 Rx的接收过程

当Rx置位时，串行端口的SDO脚将以270k字的速率输出Rx的数据。AD7729的输出结果为16位，即以二进制补码形式存在的数据位和一个志位（LSB），LSB用以区别I和Q。当LSB=0时，输出为I，否则为Q。只要RxON处于高电平，串行时钟的频率就保持为13MHz，而与时钟速率寄存器中的值无关。在SDO引脚自动输出Rx数据时，会同时产生帧同步信号，间隔为48个主时钟周期。辅助串行端口ASPORT和主串行端口BSPORT均能输出数据，但用户只能根据需要选择其一，并且不能同时在两个端口间进行数据交换。

3.3 断电

AD7729的每个部分都能被断电。Rx模数转换器和辅助数模转换器可分别通过设定控制寄存器上的适当位来断电。当AD7729的每个部分都上电时，模拟电路和数字电路需要一个建立时间，同时参考电压VREFCAP也需要一个上电时间。为减少上电所需时间，可将LP置1而使ADC和DAC处于断电模式，而REFCAP引脚将保持上电模式，不需要上电和建立时间，从而使上电稳定工作所需的时间减小。ADC和DAC可通过适当的控制寄存器分别断电，当包括参考基准在内的所有元件都处于断电状态时，延迟64个时钟周期后，主时钟也停止工作。

3.4 复位

引脚RESETB能复位所有的控制寄存器， ASCLKRATE和BSCLKRATE的复位值为4，以保证ASCLK和BSCLK信号的频率为MCLK的八分之一，其余控制寄存器则被复位为0。同时这些寄存器也能用主寄存器和辅助寄存器上的RESET位复位。所有的辅助寄存器通过给控制寄存器ACRB上的ARETSET位置高电平复位，而主寄存器则通给控制寄存器BCRB上的BRETSET位置高电平来复位，所需时间为4个主时钟周期。复位后，ARESET和BRESET的复位值为0。寄存器 ARDADDR，BRDADDR，ASCLKRATE，BSCLKRATE只能用复位引脚RESETB复位，所需时间为8个主时钟周期。控制寄存器的功能见表2所列。

4．接口举例

AD7729还为用户提供了与DSP兼容的标准串行端口，由ADC的串行时钟控制串行数据和I/O DSP信息。

图4为AD7729与ADI公司的ADSP－21xx的接口原理图。对于ADSP－21xx，串行端口的控制寄存器必须设置为TFSR=RFSR=1 （保证每个转换器的帧同步），SLEN=15（16位字长），TFSW=RFSW=0（正常帧同步），INVIFS=INVRFS=0（高有效的帧同步信号），IRFS=0（外部RFS），ITFS=1（内部TFS）和ISCLK=0（外部串行时钟）。

AD7729是一种带辅助DAC的双路Σ-Δ模数转换器，它不仅具有噪音低，精度高，工作速度快等优点，并且可与多种DSP接口，通用性很强。所以该器件是新一代理想的数据采集和模数转换器件，可广泛应用于通讯、多媒体和高性能仪器中。

上一篇：单片机与单总线A/D转换器DS2450的接口设计
下一篇：锂电池的开关电源式智能管理系统设计

DAC Σ-Δ模数转换器 CMOS AFC 串行端口相关文章：

栏目分类