2007年及以后的电源驱动系统集成
更低的输出电压、更高的电流密度、越来越高的开关频率，以及更小的板上空间，这些都是台式PC机、服务器、电信负载点(POL)及其他DC/DC转换器系统应用中的发展趋势。同时，设计人员也一直努力提高系统效率、降低总体解决方案成本，并简化设计。为此，人们已经尝试和测试了多种采用分立式元件的设计方案。本文总结了这类方案的发展历程，并介绍了多芯片模块方案将如何应对这些设计挑战。
分立式方案
在计算机领域，尤其是在台式PC机和服务器方面，典型的VR11.x设计可能采用基于分立式元件的4相DC/DC解决方案。这种系统通常每相使用3个DPAK封装的功率器件，1个作为高压侧开关，2个作低压侧开关。
随着MOSFET技术的发展和硅工艺的进步，设计人员可以不断优化由分立式元件组成的升压转换器。对高压侧FET器件，主要的优化是如何实现更快的开关性能、更低的栅极电荷和更小的栅极阻抗值。目前，通过采用更高单位密度的硅技术，低压侧FET已实现很低的漏源阻抗。这些改进带来的是成本逐步下调，而这也是计算机制造商的迫切要求。但分立方案也有一些局限性：
1 系统效率的提高受到限制，原因在于电路板 上连接各分立式元件的路径中以及封装(如DPAK和SO8)中存在引线寄生电感。这种限制在频率较高时更为明显。
2 占用相当大的PCB空间。在台式机和服务器中，主板的供电电路最大可占板面积的30%。
3 设计时间更长，产品推出延迟无可避免地使到成本增加。
4 元件选择和验证时间更长。
基于上述种种原因，在设计阐释和方法中产生了微小但显著的变化，推动着计算机产业向集成式解决方案发展。
多芯片模块方案
多芯片模块(MCM)是将开关器件、控制器、驱动器IC乃至无源器件的任意组合集成在单一封装中，构成一个传动系统、电源子系统或一个独立的电源系统。目前市场上已在提供和使用某些MCM，包括控制器+驱动器+FET组合，以及FET+肖特基二极管组合封装解决方案。
最近，驱动器+FET的MCM日益流行，尤其在计算机领域，这种MCM概念已经存在好些年了。过去，不同半导体公司曾分别做出一些局部性努力，提供这种类型的产品。不过，鉴于对性能、价格和供货来源等多方面的综合考虑，市场对之缺乏热情。加上性能普遍平庸和产品价格高昂，这些因素都阻碍了它进入主流台式PC机市场，因为价格一直是获市场采纳的决定性因素。
英特尔公司曾尝试将一些倡议标准化，以加速市场采纳，当中便定义了名为DrMOS的产品标准。这一规范为标准化的驱动器+FET型 MCM定义了工作条件、参数以及尺寸。它的成果是使产品满足现在为CPU供电的DC/DC转换器的严苛要求。从Revision 1.0在2004年11月发布以来，DrMOS规范已经存在好几年了。
基于英特尔DrMOS规范的驱动器+FET MCM主要有以下优点。
1 提高系统效率
有几个因素有益于提高DC/DC转换系统的效率。在驱动器+FET型MCM中，比如飞兆半导体发表的FDMF8700，内部元件在散热、电气和机械方面都相互匹配，可针对特定应用实现最佳解决方案。这种单芯片中的多元件集成消除了版图路径产生的寄生电感并减小了开关损耗 (尤其是在较高工作频率下)。
封装是另一个因素。标准化的8mm×8mm模塑无脚封装(MLP)可消除DPAK和SO8等封装的系统寄生电感，因而也减小了高频下的开关损耗(见图1)。
图1 符合英特尔提议的DrMOS标准的8mm X 8mm MLP封装
2 比较分立式方案可节省更多空间
利用1个空间紧凑的8mm×8mm MLP取代3个DPAK器件(1个高压侧和2个低压侧FET)和1个SO8封装驱动器IC，可节省多达50%的印制电路板空间(见图2)。这种集成式方案还能够实现更高的工作频率；由于设计人员可以从印刷电路板上去掉那些无源元件(如电容和电感)，因此可以进一步节省电路板空间。
图2 新的驱动器＋FET型MCM实现的4相VR11演示板
3 设计更简易快捷
设计人员面临的挑战之一是驱动器与MOSFET的正确匹配，从而在给定的成本范围内实现最大可能的性能。如图3所示，对于个给定的MOSFET组合，选择不同的驱动器IC时效率曲线的形状完全不同。这个问题会转化成工程设计时间，最终使电脑制造商节省更多成本。
图3 VR11 DC/DC转换器系统的效率比较
此外，电路板版图也得到大大简化，因为消除了驱动器IC与FET中的所有连接路径，并将二者更高效地集成到一个单芯片中(见图4)。
图4 基于最新发布的驱动器＋FET MCM的4相降压转换器电路
4 缩短元件选择与验证时间
假设按照OEM标准，每种器件至少要由两家供应商提供，对于有1个高压侧FET和2个低压侧FET的典型升压转换器而言，电脑制造商总共需要验证6个部件编号。这不仅包括元件工程师验证6个部