采用SAR结构的8通道12位ADC设计

图2 第8通道对2.5V电压进行转换的输出波形

　　本文设计的DAC采用复合结构。由于本芯片是一个12位精度的ADC，要求DAC也要达到12位精度，而且对于位数较高的转换器，从芯片面积和性能方面综合考虑，组合结构较单一结构优势显著。因而本文采用5+3+4复合结构实现，即高5位MSB采用电容网络实现，中间3位采用电阻网络，而低4位LSB仍用电容网络实现，这样设计避免了不同结构实现上的不足，结合了各自的优点，较好的实现电路设计目标。此DAC的优点是具有一定的单调性，因为电阻串本质上是单调的，而且3个数字位只有一种阻值的电阻，不存在电阻失配问题。电阻串不需要预充电，转换速度比电容阵列的转换速度快，但芯片占用面积较大；电容网络最多只需满足5位数字位对应的电容精度要求便可实现12位转换匹配。所以在分配每段位数时，本文在芯片面积和转换速度之间进行了折中考虑。单独对DAC进行仿真得到其建立时间仅为12ns。

设计仿真
　　根据电路功能及指标要求，在Cadence环境下用Hspice对电路进行仿真。通过控制逻辑精确控制，最后实现12位数字的转换结果，图2为选择第8通道对2.5V电压进行转换的输出波形，实现了模拟信号到数字信号的正确转换。12位ADC的工作温度范围为-55℃~125℃，仿真条件为VDD＝5.0V，VSS=0V，VREF=4.096V，VAGND=0V。最后基于CSMC 0.6mm BiCMOS工艺完成了版图设计，面积为2.5×2.2mm2。
　　

　　本文基于CSMC 0.6mm BiCMOS工艺设计实现了一个12位串行输出ADC，采用电压定标和电荷定标组合式数模转换器技术，比较器的实现采用多级级联放大器形式，通过合理的时序控制，实现了较好的性能，转换速率为7.5ms，正常工作电流2.8mA，增益误差小于2LSB，线性误差小于1个LSB，最后版图面积为2.5×2.2mm2，此转换器对于消费电子、汽车电子及便携式产品等方面应用是具有较好性价比的选择。

参考文献：
　1 Kh.handidi, Vincent S.Tso. An 8-b 1.3-MHz Successive-Approximation A/D Converter. IEEE J. Solid State Circuits,1990,25(3)
　2 T.P.Redfern et al.. A monolithic charge-balancing successive-approximation A/D technique. IEEE J. Solid-State Circuits, 1979, SC-14: 912-920
　3 Richard K.Hester et al. Fully Differential ADC with Rail-to-Rail Common-Mode Range and Nonlinear Capacitor Compensation. IEEE J. Solid-State Circuits, 1990, 25(12):173-183.