一种折叠共源共栅运算放大器的设计

从图2中看出：开环输出电压摆幅从0.3-2.7V，最后得到仿真结果与设计指标的比较，见表2。

4结语

本文解释的运放是一种折叠共源共栅运放，具有高直流开环增益、低输入失调电压、高速等特点，TSMC0.18混合信号双阱CMOS工艺的BSIM3（V3.2）模型参数，利用HSpiceW-2005.03等仿真工具对其进行了DC，AC及瞬态分析。

仿真结果表明，本文实现的运放具有73dB的直流开环增益，在5pF的负载电容条件下，运放的单位增益频率为3MHz，相位裕度为88°，输出电阻为47.8MΩ。

可以看出，设计几乎是令人满意的，微小的调节可以通过改变W/L比或直流使放大器工作在指定的范围。