现代DAC和DAC缓冲器有助于提升系统性能、简化设计

大器，后者的增益在高频下不断下降，但采用变压器的失真却在低频下不断变差。在此，可在有限范围内实现接近90dB的SFDR,在高达10MHz时优于70dB.

图19. DAC、ADA4857和ADA4817的失真 VO = 500 mV p-p, RL = 1 k?

　　具有增益运算放大器： 第三个电路（图20）也使用了相同的高速运算放大器，但所含电阻网络拉远了放大器与DAC之间的距离，支持增益设置，并可以利用VREF1和 VREF2两个基准电压之一调整输出偏置电压。

图20. 支持增益和偏置功能的差分到单端转换

　　方程4定义了DAC输出电流与放大器输出电压在 VREF1 = VREF1 = 0. 时的关系。为了匹配DAC之外的放大器网络的输入阻抗RT1 和 RT2, 两个端接电阻必须单独设置，同时要考虑放大器的特性。

（4）

　　图21比较了放大器在这种配置下的失真以及变压器电路的失真。 RT1 = 143?, RT2 = 200 ?,RF = RG = 499?, CF = 5pF出于稳定性和高频滤波考虑--且 RL = 1k?. 在此ADA4817的性能可与变压器在高频下的性能相媲美，在最高70MHz时，其SFDR可维持在优于-70dBc的水平。与变压器相比，两个运算放大器都能维持出色的低频保真。

图21. DAC、ADA4817和ADA4857的失真 VO = 500 mV p-p

　　本文讨论了将低失真、低噪声、高速放大器用作DAC缓冲器的一些优势，并将其性能与变压器进行了比较。同时比较了采用两种不同架构的三类应用电路，并以实例展示了DAC和AD8129、ADA4857-1/ADA4857-2以及ADA4817-1/ADA4817-2放大器的测量数据。数据显示，放大器在频率低于1MHz时的性能优于变压器，在频率不超过80 MHz时，非常接近变压器。在权衡考虑功耗和失真时，放大器的选择非常重要。