另一层设计考量——混合技术降低动态功耗

耗费功率的转换，同时对时序造成的影响也最校进而使得该电路变得更省电。

将功耗降至最低的工具

为了进一步提升效率，设计人员必须在架构层级（architectural level）进行最新技术的运用。新思科技DesignWare minPower Components在各式环境中，都能尽可能地以耗用最低功率的方式运作。架构上来说，这些元件是在最省电的配置下被执行，它们用来执行各自的功能，同时将耗用功率但无产出的假性转换的数量降至最低。而透过Design Compiler Ultra （DC Ultra）改善实作过程中的架构性选择（区域时序及交换动作都可被纳入考量），minPower Components可为所有运算环境提供最佳架构性解决方案。

此外，分析显示，由于其大型的电路尺寸及频繁的交换活动，资料路径电路（datapath circuits ）经常耗用大量的动态功率。而对于必须维持电源开启一段时间的电路而言，这类的影响也就越显着。为了降低这些电路的功耗，DesignWare minPower Components包含了一系列具有转换机率成本的资料路径架构。当使用DesignWare minPower Components IP及DC Ultra流程，它能让资料路径产生器计算每个架构及编码决策的功率，进而让DC Ultra产生可以平息交换活动的路径资料架构、限制错误的产生及传递，以及利用较高比例的低漏元件资源。

DesignWare minPower Components亦附有利用转换机率（transition probabilities）的功率模型，不论所提供的实际交换动作是使用者定义或是来自交换动作互换格式（Switching Activity Interchange Format，SAIF）中的模拟向量，DesignWare minPower Components都可根据交换的内容，进行资料路径架构的最佳配置。它可以以最佳的方式重新排列资料路径树（datapath tree）及改变运算编码，以便停止交换动作及错误的产生，进而减少功耗。

该高层级优化技术还可以协助设计人员根据个别设计的特性达到功率的节省。资料路径架构可以让设计达成友善的资料路径闸控，且当资料无效时可让设计人员关闭整个路径资料区块的交换。该路径资料架构是依照可利用嵌入闸控逻辑进行配置的结构所设计，如此可以排除对于外部隔绝闸的需求，因为这类的需求经常会降低时序的特性。

另外，在现有的低功耗设计流程中如果採用DesignWare minPower Components也相当地简明易懂。例如时脉闸道技术、低功率合成以及利用多层临界电压降低漏电等方式仍然可以搭配使用，以生产更省电的设计。

结论

在设计技术持续演进的过程中，动态功耗仍是低功耗设计的重要议题。任何晶片的功能都是透过逻辑电路的转换来达成，而这些转换会耗用掉功率。省电效率对当今复杂的晶片来说是如此重要，以致于设计人员必须不断寻找新的方式，在耗费最小功耗的前提下达成最大的效益。传统的同步设计方法论仍有运用的空间，但结合非同步设计、资料敏感度，及较高层级方式的混合式解决方案，也不失为一个好的折衷方式，而这类的解决方案有仍待设计人员的持续探索。