微波EDA网,见证研发工程师的成长!
首页 > 硬件设计 > 硬件工程师文库 > 一种低功耗宽频带LDO线性稳压电路设计

一种低功耗宽频带LDO线性稳压电路设计

时间:07-29 来源:维库 点击:

大多数误差放大器结构一样,第二级为同相放大级,靠电阻的电流关系提供一个小增益级,并控制带宽。相对于普通结构而言的,如果靠运放直接驱动功率管,那带宽就被功率管的寄生电容和运放输出阻抗和增益决定了,而这个结构的增益和输出阻抗,相比运放小很多,带宽自然就提高很多。表1 为该LDO 的主要设计参数和性能指标。

图1 LDO 线性稳压器结构示意图

表1 LDO 的设计参数和性能指标

  2.2 电路组成与设计

  (1)调整管结构设计:MOS 型线性稳压器的调整管是电压驱动的, 能大大降低器件消耗的静态电流, 而且其较小的导通阻抗使得漏失电压也比较低,从而提高了电源的转换效率[4]。根据调整管的平方率关系式以及设计指标Vdropout ≈ 200mV,可以计算出调整管的宽长比, 结合调整管的栅极寄生电容以及工艺的要求,在重载情况下考虑调整管需工作在线性区, 将调整管的宽长设计为:W=6000μm,L=0.5μm。

  (2)电阻R1 与R2 选择:输出电压由反馈网络决定,根据VOUT =VREF[(R1+R2)/R1],当选定的VREF=1.25V,R1 = 625KΩ,那么R2 = 625KΩ。

         2.3 误差放大器(EA)设计

  误差放大器电路原理图如图2 所示。对该EA部分功耗(3μA)以及低的失调电压的要求,根据σ2(VT)= A2VT / WL+S2VTD2以及MOS 管的平方率关系[5],设计出各MOS 管的尺寸,M1 和M2 的宽长比为41/2, M3 和M4 的宽长比为4/1,M5 和M6 的宽长比为2/1, 我们这里取W1=W2=82μm,L1=L2=4μm;W3=W4=12μm,L3=L4=3μm;W5=W6=8μm,L5=L6=4μm。实际上,在EA 这部分为了让这一级增益Ger 不小于10dB 且保证有足够的相位裕度,将反馈电容CFF设计为20.8pF,把C1 设计为1.5pF。该部分的仿真结果如图3 所示。结果表明,该设计在保证稳定的前提下Ger 为11dB[6]。

图2 EA 与反馈网络

图3 EA 的环路增益

  2.4 同相放大器设计

  同相放大器电路结构如图4 所示。这一级主要是获得整个环路最大的增益Gnon- inv=25dB~30dB。

图4 同相放大器结构

 

       为保证低功耗的前提下I1设为5μA,I2设为3μA,在小的偏置电流以及较大的负载的情况下为了保证能得到不小于25dB 的增益,把RF设计为500K。由于同相放大器的增益随负载的增加而减小,在设计中需要适当增加偏置电流I1 和增加RF的值[7]。而带宽受M2 的跨导和调整管的W/L 的影响,需要增加M2 的W/L 以及偏置电流I2。图中M1 的宽长比为4/1, 这里取W1=30μm,L1=3μm,M2 的宽长比为110/1,取W2=110μm,L2=1μm。仿真结果如图5 所示。

图5 同相放大器的增益

  3 LDO 整体仿真结果与讨论

  我们基于HHNEC 0.35um BCD 工艺下,采用cadence 和Hspice 仿真软件对整体电路做仿真,如图6 所示为LDO 环路稳定性仿真曲线。

(a)负载电流为50mA 仿真曲线

(b)负载电流为0 时仿真曲线

图6 LDO 环路稳定性仿真曲线

  (a) 图为负载电流为50mA 时,LDO 环路增益为50dB、单位增益带宽为470KHZ、相位裕度为74degree。(b)图为负载电流为0 时,LDO 环路增益为63dB、单位增益带宽为1KHZ、相位裕度为87degree。图7 给出了该LDO 的线性调整率曲线,仿真条件为C L=1μF, 由仿真曲线可以看出该LDO 的线性调整率为:

\

 

图7 CL=1μF 线性调整率曲线

  图8 给出了该LDO 的负载调整率曲线,仿真条件为CL=1μF, 由仿真曲线可以看出该LDO 的负载调整率为:

\

图8 CL=1μF 负载调整率曲线

  图9 给出了该LDO 的电源抑制比仿真曲线,仿真条件为IL=1mA。从该曲线可以看出,该LDO 的PSRR 在1KHZ时为- 60dB。

图9 电源抑制比仿真曲线

  4 结论

  本文提出的这款LDO 线性稳压器,能保证在μF 级别的寄生电容范围内都可以正常工作。

  该LDO 的静态电流低至10μA,文中同相放大器的引入,提高了整个LDO 的带宽。从仿真结果可以看出,在负载电流Iload=50mA 时,带宽为470KHz。

  该LDO 其它各方面指标都满足设计要求。

  参考文献

  [1] LAMY, KI W·A 0.9V 0.35um adaptively biasedCMOS LDO regulator with fast transient response [C]// Proc of ISSCC Dig Tech?? San Francisco, CA, USA,2008: 442- 443.

[2] Robert J Milliken,Jose Silva.Martinez,EdgarSanchez- Sinencio.Full On- Chip CMOS Low DropoutVoltage Regulator [J].IEEE Transactions on Circuitsand Systems,20

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top