面向多轨预偏置负载应用的灵活排序
背景
大多数大型嵌入式系统都由 48V 输入供电，该 48V 输入通过背板发送到系统内每个 PC 板，这种供电方式常常称为分布式电源系统。该 48V 输入通过一个隔离式中间总线转换器 (IBC) 降至一个较低的电压，通常在 5V 至 12V范围。然后，这种中间总线输出电压需要再次降低，以用于分支电路和电路板上的 IC，这些分支电路和 IC 需要数十 mA 至数十 A电流和 0.8V 及更高的电压。这些完成再次降压的器件称为负载点 (POL) 稳压器。
分布式电源系统中一般包括微处理器和数字信号处理器 (DSP)，这两类器件都需要内核电源和输入/输出 (I/O) 电源，在启动和停机时，这些电源必须排序。设计师必须考虑加电和断电时内核及 I/O 电压的相对大小及电压的时序，以符合制造商的性能规范。如果没有正确的电源排序，就会发生闭锁或过度吸收电流，这有可能导致微处理器 I/O 端口或支持器件 (如存储器、可编程逻辑器件 ─ PLD、现场可编程门阵列 ─ FPGA、数据转换器 … 等等) I/O 端口的损坏。为了确保内核电压正确偏置后再驱动 I/O 负载，跟踪内核电源电压和 I/O 电源电压是必要的。
某些处理器要求 I/O 电压先于内核电压上升，而有些 DSP 则要求内核电压先于 I/O 电压上升。断电排序也需要。有多达 7 个输入电压轨需要排序的专用集成电路 (ASIC) 是很普遍。理想的排序允许系统中所有轨任意排序，允许任何轨的升降取决于其他轨。在这些轨之间建立一种依赖关系，这样，如果在顺序加电时，其中一个轨没有上升到满电压，那么加电过程就停止。
此外，在 FPGA、PLD、DSP和微处理器中，一般将二极管作为静电放电 (ESD) 组件，放置在内核和 I/O 电源之间。如果输入电压未加控制，或如果电源无法给预偏置负载供电，那么加电或断电时，这些内部二极管可能会损坏。
在预偏置负载情况下，负载上已经加上了一个电压，该电压可能是稳定状态的电压，也可能是从加电或断电起开始转变的电压。提到可以预偏置的 IC，ASIC 是一个很好的例子。一般情况下，ASIC 会需要多个电压轨工作在例如 1.0V、1.1V、1.2V、1.8V、2.5V 和 3.3V。在 ASIC 内部，这些轨之间都会有一个二极管，通过不允许电压高于二极管两端的压差来实现内部保护。加电或断电时，可能存在一种情况 ── ASIC 内两个轨之间的电压比二极管压降高得多，从而引起很大的电流流过二极管，并导致二极管出故障。这种大电流可能回流到 DC/DC 转换器的同步 MOSFET 中，而且这种情况通常在加电或断电时发生。采用一个在接通或断开时不允许负电流流经输出电感器的 DC/DC 转换器，就可以防止这个问题，这种方法要求 DC/DC 转换器在加电或断电时以突发模式 (Burst Mode®) 或断续传导模式工作。
解决老问题的新方法
凌力尔特公司的 DC/DC 转换器可以安全地给预偏置负载供电，最近推出的三输出、多相同步 DC/DC 控制器 LTC3853 就是这类 DC/DC 转换器之一。
LTC3853 是一种高效率、三输出同步降压型开关稳压控制器，具一致或比例制跟踪能力。通过准确的运行门限和两个电源良好输出，电源排序非常容易实现。其 4.5V 至 24V (最大值为 28V) 的输入范围涵盖了种类繁多的应用，其中包括大多数中间总线电压。强大的内置栅极驱动器给所有 N 沟道 MOSFET 级供电，而且在一个通道的输出电压范围为 0.8V 至 13.5V、另两个通道的输出电压范围为 0.8V 至 5.5V 时，每相可产生超过 20A 的输出电流。恒定频率架构允许 250kHz 至 750kHz 的可选固定或可同步锁相环 (PLL) 频率。
LTC3853 配置为 3 个单独的输出，还可以配置为 2 + 1 型控制器，在这种情况下，可将通道 1 和通道 2 连起来使两个输出并联，通道 3 则是一个独立的输出。通过使 3 个输出级以 120° 相差运行，可最大限度地降低功耗和电源噪声。当配置为 2 + 1 型控制器时，通道 1 和通道 2 相位相差 180°，以在有一个大电流输出和一个小电流输出时，保持输入电流得到最佳平衡。
背景
大多数大型嵌入式系统都由 48V 输入供电，该 48V 输入通过背板发送到系统内每个 PC 板，这种供电方式常常称为分布式电源系统。该 48V 输入通过一个隔离式中间总线转换器 (IBC) 降至一个较低的电压，通常在 5V 至 12V范围。然后，这种中间总线输出电压需要再次降低，以用于分支电路和电路板上的 IC，这些分支电路和 IC 需要数十 mA 至数十 A电流和 0.8V 及更高的电压。这些完成再次降压的器件称为负载点 (POL) 稳压器。
分布式电源系统中一般包括微处理器和数字信号处理器 (DSP)，这两类器件都需要内核电源和输入/输出 (I/O) 电源，在启动和停机时，这些电源必须排序。设计师必须考虑加电和断电时内核及 I/O 电压的相对大小及电压的时序，以符合制造商的性能规范。如果没有正确的电源排序，就会发生闭锁或过度吸收电流，这有可能导致微处理器 I/O 端口或支持器件 (如存储器、可编程逻辑器件 ─ PLD、现场可编程门阵列 ─ FPGA、数据转换器 … 等等) I/O 端口的损坏。为了确保内核电压正确偏置后再驱动 I/O 负载，跟踪内核电源电压和 I/O 电源电压是必要的。
某些处理器要求 I/O 电压先于内核电压上升，而有些 DSP 则要求内核电压先于 I/O 电压上升。断电排序也需要。有多达 7 个输入电压轨需要排序的专用集成电路 (ASIC) 是很普遍。理想的排序允许系统中所有轨任意排序，允许任何轨的升降取决于其他轨。在这些轨之间建立一种依赖关系，这样，如果在顺序加电时，其中一个轨没有上升到满电压，那么加电过程就停止。
此外，在 FPGA、PLD、DSP和微处理器中，一般将二极管作为静电放电 (ESD) 组件，放置在内核和 I/O 电源之间。如果输入电压未加控制，或如果电源无法给预偏置负载供电，那么加电或断电时，这些内部二极管可能会损坏。
在预偏置负载情况下，负载上已经加上了一个电压，该电压可能是稳定状态的电压，也可能是从加电或断电起开始转变的电压。提到可以预偏置的 IC，ASIC 是一个很好的例子。一般情况下，ASIC 会需要多个电压轨工作在例如 1.0V、1.1V、1.2V、1.8V、2.5V 和 3.3V。在 ASIC 内部，这些轨之间都会有一个二极管，通过不允许电压高于二极管两端的压差来实现内部保护。加电或断电时，可能存在一种情况 ── ASIC 内两个轨之间的电压比二极管压降高得多，从而引起很大的电流流过二极管，并导致二极管出故障。这种大电流可能回流到 DC/DC 转换器的同步 MOSFET 中，而且这种情况通常在加电或断电时发生。采用一个在接通或断开时不允许负电流流经输出电感器的 DC/DC 转换器，就可以防止这个问题，这种方法要求 DC/DC 转换器在加电或断电时以突发模式 (Burst Mode®) 或断续传导模式工作。