基于暂态行波法的配电网故障定位装置研究

。配电网故障的准确及时定位是电力部门急需解决的一个难题。本文采用暂态行波定位方法，介绍了一种配网故障定位装置，并给出了其软硬件设计。

　　行波故障定位简介

　　所谓行波，是指沿线路传播的电压、电流波，分为稳态行波和暂态行波。暂态行波只在故障时产生，不可重复，并且在系统达到稳态时衰减为零，具有易逝性。若线路某一点发生故障，则会在该点产生暂态行波以接近光速的速度向线路两端传播，并在波阻抗不连续的地方发生反射和折射。由于实际线路损耗的存在，行波在传输过程中会发生衰减、畸变，出现失真现象，再加上反射波、折射波的叠加，都给行波的获取带来困难，但是初始行波到达时的幅值最大，波头变化率也最大，此时最容易进行捕捉。因此，本文通过记录故障产生的初始波到达测量点的GPS 同步时钟精确时间值，由离故障点最近的两个测量点测得的GPS时间差计算故障点精确位置，可以不受故障点透射波的影响。

　　系统结构

　　整个系统由安装在测量点的若干故障定位装置、通信链路和中心端三部分构成，本文主要介绍故障定位装置的设计。定位装置通过感应式的电压传感器采集行波信号，监测到故障后，在移动通信网络和互联网的基础上，通过GPRS DTU将故障信息传到中心端，中心端根据至少两个测量点上传的数据和时间信息，利用小波分析理论，将故障初始行波浪涌在较低尺度(较高频带)下第1个小波模极大值点所对应的时刻作为行波波头到达时刻，即故障发生的时间，利用各测量点检测到故障的时间差计算故障点离各测量点的距离，从而确定故障点的位置，及时调度人员排除故障。

　　故障定位装置的硬件电路设计

　　故障定位装置主要由外围的电压传感器、GPS授时模块、GPRS DTU传输模块以及信号调理电路、ADC、FPGA、SRAM数据存储器和MCU构成。

　　其中，FPGA和MCU是整个电路的核心。FPGA负责数据的高速采集，它控制ADC实时采集数据，并判断是否发生故障，若没有故障发生，将数据存入SRAM即可;否则，需锁定GPS模块的时标，及时通知MCU将记录下的故障波形和时标信息取走;MCU负责在发生故障时从FPGA获取故障相关信息，并通过GPRS DTU将数据上传到监控中心，完成数据的远程通信任务。这种MCU+FPGA的结构，充分利用了可编程逻辑器件并行、高速的特点和MCU在任务处理方面的优势，既保证了数据采样的速度，又解决了与低速任务处理之间的矛盾。下面对各部分电路以及所采用的元器件进行介绍。

　　电压传感器

　　由于10kV线路中的高压信号不能直接进入定位装置，需先进行转换，以往装置多通过电压互感器、电流互感器将信号变换成检测装置可用的低电压小电流信号，成本极高，本装置通过专利技术的感应式电压传感器获取信号，可大大降低成本。电压传感器安装于高压线路或变压器的高压绝缘瓷柱的伞形瓷盘下面，金属质地的采集端子靠紧瓷柱，与高压线之间形成一分布电容，高电压信号经这个分布电容耦合到采集端子，变为2~10V左右的电压，这几伏电压的高低，真实反映了高电压的变化。2~10V电压再经放大器进行电流放大，作为采样电压输出

　　信号调理电路

　　由于电压传感器输出的电压信号不正好在ADC的量程范围内，故需要对信号进行调理，以满足高速ADC的要求，保证ADC的正常工作，避免造成ADC的损坏。

　　高速数据采集及存储电路

　　高速数据采集及存储电路是行波法故障定位装置的核心部分，主要由FPGA、ADC模数转换器和2片SRAM构成。其中，FPGA采用Altera公司的240引脚PQFP封装的EP1C12，它具有12, 060 LEs、52个M4K RAM blocks、2个PLLs、173个用户I/O。ADC采用ADI公司的AD7822，它是一种8-bit A/D转换器，单极性输入，并行输出;内含取样保持电路，具有转换后自动Power-Down的模式，电流消耗可降低至5μA以下。转换时间最大为420ns，可满足1μs采样一次的转换要求，SNR可达48dB，INL及DNL都在±0.75 LSB以內。可应用在数据采样、DSP系统及移动通信等场合。SRAM的任务是存储高速ADC转换的数据，由于高速ADC的转换速率很高，这就要求数据存储器有较大的存储容量和较短的读/写时间，这里采用ISSI 公司的IS61LV25616。IS61LV25616是256k×16的高速异步CMOS静态RAM，读写速度可达10ns，完全可以满足要求。

具体工作过程： 线路正常运行时，没有暂态信号输入，3片AD7822在FPGA产生的高频时钟脉冲控制下并行地进行采样和数据转换，并将转换的数据循环存储在2片SRAM中的一片上，SRAM中永远保留着等于RAM容量的最新数据。当三相故障行波信号中任一相的幅值高于预设的门槛值时，表明有故障行波信号被监