基于ADSP-TS101S的雷达信号处理系统的设计

的振幅数据输出到D／A的视频数据，并用前帧同步作为中断，利用DSP的DMA0来将数据传至FPCA，再将FPGA锁存后的lO位视频信号输出到DAC。DAC选用具有10位有效数据位、125MSPS转换速率的高速器件AD9750，将数字信号转换为模拟信号后，可由OPA692F运算放大器驱动，并由视频电缆输出，以分别接到主机和显示设备。

2 系统设计注意事项

2.1 时钟

由于本系统是由多片ADSP-TS101组成的系统，所以由40 MHz晶振产生的时钟信号不能直接接到各DSP和FPGA，而应该通过驱动后再接到各DSP，且时钟信号到各DSP的距离应该尽可能接近。本系统中采用的时钟驱动芯片为IDT49FCT805。另外，在PCB布线时，应该将时钟信号尽量布在地层，并对其加以保护。

2.2 电源

ADSP-TS101有三个电源，其中数字3.3 V用于I／O供电；数字1.2 V用于DSP内核供电；模拟1.2 V为内部锁相环和倍频电路供电。运行时要求数字3.3 V和数字1.2 V应同时上电。若无法严格同步，则应保证内核电源1.2 V先上电，I／O电源3.3 V后上电。本系统在数字3.3V输入端并联了一个大电容，而在数字1.2V输入端并联了一个小电容，其目的就是为了保证3.3V充电时间大于1.2V充电时间，以解决上述问题。系统用主机送来的5 V电压经过TPS54350得到3.3 V和1.2 V的电压。各片DSP的数字1.2 V电源各由一片TPS54350供给。6片DSP内部模拟1.2 V则由同一DSP芯片的VDD (1.2 V)经滤波网络后提供。FPGA的I／O电源为3.3 V，可由电源转换后直接使用，其2.5 V核电压应该单独由一片TPS54350来输出供电。

2.3 ADSP-TS101S的复位

TigerSHARC DSP的上电复位较为特殊，在设计时应充分引起重视。该DSP的上电复位波形要求如图5所示。这里应当注意的是，tstart_LO在供电稳定之后，还必须大于1 ms才能进行操作：而tpulsel_HI则必须大于50个系统时钟周期且小于100个系统时钟周期；tpulse2_LO必须大于100个系统时钟周期。

该DSP上电后正常复位时，低电平持续时间必须大于100个系统时钟周期。本系统采用Altera公司的FPGA EPlK100来产生上电复位波形和时序控制。由于EPlK100需要一个配置芯片，而且它和DSP存在一个上电先后的问题。也就是说，在上电后，如果FPGA芯片在进行配置文件的读入时，DSP上电仍未稳定，则应充分延长tstart_LO的低电平时间，以避免上电未稳定而FPGA上的波形已经结束。因此，应保证DSP上电稳定先于FPGA芯片配置文件的读入，此问题在系统设计时应予以充分重视，否则DSP将无法正常工作。

3 结束语

本文详细地介绍了雷达信号处理的各种算法在ADSP-TS101中的实现方法。该系统充分利用了ADSP-TS101S高速的运算能力及数据吞吐量。文中讨论了DSP应用过程中的时钟设计、电源设计和DSP复位问题，因而具有一定的工程指导意义。实践表明，由ADSP-TS101S构成的系统硬件结构简单，软件编写方便，而且成本较低。目前，该系统已成功应用于某雷达信号处理机中。