基于DSP设计MPEG-4无线视频产品
(SAD)测量和平方误差和(SSE)测量。DSP平台中若加入该运算单元,那么每周期误差测量时所比较和累加的像素位置就可以多达4个。
6. 四分之一像素运动补偿单元
基本来说,该单元所提供的功能是对半像素内插单元的一种必要的扩展。四分之一像素算法比半像素算法稍微复杂一些,因为它首先采用了一个2维FIR 滤波器来获取半像素值,然后才使用线性插值法来计算四分之一像素值。这个2维滤波器直接并入半像素内插单元,致使半像素内插单元的硅片面积稍有增大,但这种方式仍然保持了较高的像素处理速度,这一速度远远超过只采用Simple Profile 设计的DSP引擎。
7. 全局运动补偿单元
在视频应用中有一种变形函数(warping function)专门用来描述当前视频对像相对于参考视频对像的变化。全局运动补偿(GMC)单元就是为加速这种函数的运算而设计的。该单元最大可支持 3点变形(即参考VOP的仿射变换)。一旦从比特流中分析出变形点的个数后,就用这个数值来初始化GMC。GMC计算变形等式的速度远远快于纯软件实现方式的计算速度。
8. 语境自适应算法编/解码DDCU
构成语境需要进行逐位操作,而逐位操作只能在标准的32位DSP中实现。为了打破这一限制,语境自适应算法编/解码DDCU采用硬件方法形成语境值。该DDCU内部有一个查找表,用于存放所有可能的语境值,以便快速查找判断。语境自适应编解码运算单元支持以1b/周期的速度进行算法编、解码。
怎样创建一个工作平台
设计者定义了需要用到的DDCU之后,就可以用它们来创建满足其特殊要求的用户应用引擎,并由此构建起工作平台,从而设计出具有MPEG-4视频功能的产品。
为清楚起见,让我们来看一个例子,例中的引擎是专门针对可传送MPEG-4信息的3G移动电话设计的。这样的引擎要想在3G移动电话上实现预期的视频功能,就必须以低于20MHz的速度处理第1级和第2级MPEG-4简单视觉等级,这样才能为诸如音频和语音处理等其他DSP功能留有一定的可规划带宽。
在开始设计用户DSP时,分配1 ALU、1 SHIFT和1MAC单元作为起始基准平台是比较合理的。要想增加并行性,只需将这些计算单元再分配给两个单独的指令段:ALU和SHIFT分配给同一段, MAC分配给另一段。如果该视频应用采用的是帧处理速度为每秒15帧的CIF格式,那么要在这个用户平台上编译视频应用程序就需要40MHz的带宽,若采用QCIF格式则只需10MHz带宽。尽管这样的带宽已经很具竞争力了,但仍然不能满足前面提到的具有MPEG-4功能的3G移动电话的需要。
降低带宽要求的解决方案
首先,要分析在用户平台中加入不同的计算单元对其性能的影响(这些计算单元全部来自MPEG-4 DDCU库)。也就是说,我们定义了一系列的引擎,以此分析不同的计算单元混用方式所造成的性能影响。分析表明,应该保留两段型引擎定义,因为这可以限制指令宽度,使之不至于过宽。
然后再定义一些新的引擎,经过编译,分析其结果。新引擎定义分析的整个过程用了1或2个小时。由于DDCU库是提前创建好的,因此许多引擎可以在一天时间内就分析完。接着从这些引擎中选出最能满足目标产品要求的,用来构建工作平台。
这样得到的工作平台与基准平台相比,增加了一个ALU和四个MPEG-4 DDCU:比特流DDCU、量化/反量化DDCU、半像素DDCU和DCT/IDCT DDCU(见图2)。在起始平台的基础上添加这些运算单元,目的就是在不增大指令存储或数据存储的前提下,尽可能降低对时钟速率(MHz)的要求。完成这些操作之后,我们得到了这样一个用户应用引擎,该引擎可以用带宽只有18MHz的DSP完成每秒15帧的CIF格式图像的解码,同时还能满足这种3G无线视频应用的其他关键要求(低功率、小晶片尺寸以及低时钟速率)。
从图3中可以看出DDCU对加快整个应用运行速度的作用。图中第一条表示在标准CU构成的基准平台上,整个运算时间在IDCT、运动补偿(MC)以及可变长度编码和反量化(VLD/DQnt)这几种DDCU之间的分布情况。
可以看出,在这几种DDCU中,MC部分占用时钟周期最多。因此我们在工作平台上添加了一个DDCU来加速半像素内插操作,提高MC部分的速度。一旦MC部分所占用的时钟周期数大幅降低,VLD/DQnt马上就上升成为了限制整个应用性能的最主要因素。针对这一情况,再添加一个比特流 DDCU和一个量化/反量化DDCU,又进一步提高了性能。这样,最初的基准平台已经经过了两次组合。此时,再将IDCT DDCU加入其中,整个应用的性能就得到了更大的提高。图3中的最后一条给出了三次组合后整个应用需要耗费的时钟周期。
上面介绍的只是一个典型案例。一般而言,在无线视频应用的开发中,按照以上这几步进行操作,我们就
- 在采用FPGA设计DSP系统中仿真的重要性 (06-21)
- 基于 DSP Builder的FIR滤波器的设计与实现(06-21)
- 达芬奇数字媒体片上系统的架构和Linux启动过程(06-02)
- FPGA的DSP性能揭秘(06-16)
- 用CPLD实现DSP与PLX9054之间的连接(07-23)
- DSP+FPGA结构在雷达模拟系统中的应用(01-02)