DSP系统中的EMC和EMI的解决方案

图2：音讯地隔离。
电源隔离和锁相环
如何实现最佳供电是控制噪音和辐射的最大挑战。动态负载开关环境很复杂，包括的因素有：进入和退出低功率模式；由总线竞用和电容充电所引起的大瞬态电流；由于退耦和布线不合理引起的大电压下降；振荡器使线性调节器输出过载。
图3为电流回路设计实例，其中利用了电源线退耦。该例中的退耦电容尽可能靠近DSP。如果没有退耦，动态电流回路将较大，这将加大电源电压的降幅，产生电磁辐射。

图3：电源退耦。
为PLL供电时，电源隔离是非常重要的，因为PLL对噪音非常敏感，且对于稳定系统来说，要求抖动非常低。你还必须选择模拟或数字PLL，模拟PLL对噪音的敏感度比数位PLL低。
如图4所示，具有低截至频率的Π型滤波器经常被用来隔离PLL与系统中的其它高速电路。一个较好的办法是利用一个低压差(LDO)电压调整器来独立产生PLL的电源电压，如图5所示。该方法虽增加了成本，但确保了低噪音和优异的PLL性能。

图4：PLL电源隔离。

图5：利用LDO实现PLL电源的隔离。
串扰及传输线效应
讯号间的干扰，即串扰，可透过电磁辐射在印刷线间传播。这也可能由电源和地平面上的无用讯号以电气形式产生。串扰与印刷线间距的平方成反比。因此，为了将串扰减到最小，单端讯号的布线间距应至少是印刷线宽度的2倍。对于像以太网络和USB这类差分讯号，印刷线间距需与印刷线宽度相同，目的是能匹配差分阻抗。关键讯号可用地和电源平面屏蔽，或在改板时增加与讯号平行的地线。
有些讯号还会产生引起串扰的高频谐波。由于辐射的能量正比于讯号的上升和下降时间，较慢的上升或下降时间引起的干扰将较小。图6为视讯干扰的实例，这些干扰可能由内部频率辐射引起。在北美地区第二频道中，18.432MHz音讯频率的三次谐波，将产生如图中左侧所示的干扰。透过在音讯频率印刷在线增加一个串联电阻来放慢频率的上升和下降时间可减少干扰，其结果如图6右侧所示。不过，设计师需要了解定时裕度，以便将上升和下降沿降低到系统所允许的限度内。

图6：解决音视讯串扰。
与串扰相关的是传输线效应，这种效应在高速印刷线变成产生辐射干扰的发射器时产生。通常，当讯号的上升时间小于传播延迟的2倍时，印刷线才发射讯号。这暗示为了减少传播延迟，印刷线的长度应尽可能短。另一个是合理的讯号端接将减慢讯号的上升时间，将反射引起的过冲和欠冲减到最小。图7显示了如何利用平行端接来校正电平并将传输线效应减到最小。

图7:利用端接将传输线效应减到最小。
设计师可能会质疑，既然芯片内部已经整合了电阻，在外部端接负载电阻是否还有其重要性。实际上，除了控制传输线效应外，外部电阻还可以实现讯号完整性的精密调整。DSP无法与电路板阻抗完全匹配，因此端接负载可以减少源电流，以及上升和下降时间。
与外部端接负载电阻一样，外部的上拉和下拉电阻也非常重要。对于无连接的接脚来说，虽然内部的上拉和下拉电阻是足够的，但高速开关噪音能够传过来，并会误触发连接端上的内部逻辑。
控制EMI
能够辐射到系统外的辐射被认为是EMI，这可能使设计无法通过FCC认证。有两种可能的辐射：一种是发射源是一条直线型的讯号印刷线，或电缆的共模辐射，另一种是其讯号和回路构成一个大电流回路的差分模式辐射。共模辐射随着频率的升高而降低，而差分模式辐射则随着频率的升高而增强，直到其饱和点。这两种模式的辐射如图8和9所示。
如何处理EMI取决于辐射源。对于共模辐射，当EMI来自外部电缆时(如图8所示)，可在电缆上加一个扼流圈。如果导致EMI的是内部传输线，则通常用端接负载方式，不过在讯号印刷线间加入一条地线也有助于减少辐射。另一种可能方案是将讯号的印刷线长度减短至小于讯号波长(或讯号频率的倒数)的1/20。例如，为了避免传输辐射，500MHz的印刷线应该短于1.18英吋。

图8：共模辐射。
对于差分模式辐射，所辐射的能量是电流、回路面积和频率的函数。减少辐射的方法包括：端接负载来降低源电流，用合适的电流通道来提供可减少回路面积的回路，或者降低频率。
在计算退耦电阻时，还应考虑动态电流。高速电流可能随时变化，这种瞬变也会引起辐射。此外，改变电容的值时要防止自谐振限制频率范围。PCB分层是一个好方案，因为电源层对高频形成自然的退耦，而地层则提供最短的回路。把高速讯号隔离起来，并使其远离其它讯号。如果可能的话，不要把地层隔开。尽管噪音和辐射是由系统设计中的复杂的无用功能引起的，但透过上述的一些简单方法还是可以控制的。