TMS320F240的IDE接口仿真器设计

众所周知，IDE/ATA接口是16位总线，映像在主机的I/O空间，由主机对接口内的2组寄存器操作来完成"海量存储"。这些寄存器仅由2根片选（CS1FX、CS3FX）和3根地址线（A2、A1、A0）寻址。仿真器硬件只要能在监控程序的控制下产生对应控制信号，便能真实地仿真IDE调试所需的环境。需要仿真处理的主要信号如表1所列。信号方向以仿真器为参照，输出（Output）方向由仿真器驱动，输入（Input）信号由IDE设备驱动。 表1 主要仿真处理的信号 信号名方 向有效电平功 能 HDRST O（输出） L（低）复位IDE设备 CS1FX O（输出） L（低）第一组寄存器片选 CS3FX O（输出） L（低）第二组寄存器片选 A2～A0 O（输出）组合值接口内寄存器偏移地址 IOR O（输出） L（低）寄存器读信号 IOW O（输出） L（低）寄存器写信号 D15D0 I/O（双向）组合值数据总线，写时由仿真器驱动，读时由IDE设备驱动 DRQ I（输入） H（高） DMA请求 IRQ I（输入） H（高）中断请求 IDE接口的读写时序和一般CPU外设时序波形相似，其读取周期为70ns，具体波形不再给出。使用TI公司的TMS320F240（以下简称F240）可以方便地仿真出IDE的时序波形。只要使用外部READY信号，把I/O周期延长到70ns以上，就可以保证仿真数据读写可靠。以F240为核心，仿真器硬件设计真数据读写可靠。以F240为核心，仿真器硬件设计就非常简练。其全部硬件电路如图1、图2和图3所示。除去初期调试和驱动芯片外，整个核心就是F240和GAL16V8，已经仿真全部的IDE时序波形，图1是仿真器自身调试仿真监控程序时电路。使用2片CY7C199,组成32K%26;#215;16位的片外RAM程序存储器空间。当程序调试完成后，断开H1，将监控程序通过JTAG口直接烧入F240，就可以拔去2片外部程序存储器CY7C199。 图1 调试时的程序存储器配置 当仿真监控程序调试完成后，正式定型的仿真核心电路如图2所示。电路设计总的原则是简练实用，所以复位采用普通的RC电路，外加手工复位开关SW保证仿真器自身复位；利用RS232和主机之间通信，减少硬件额外开销；IDE接口的中断请求HIRQ直接接F240的外部中断XINT1（因为HIRQ高电平有效，所以将蓁不用的外部断XINT2等接地，保证蓁中断源不产生中断请求，减少软件中断响应多重判断环节）；将F240的PB端口设置为输出端口，DMA请求HDRQ接到PB端口的最低位PB0，可以直接由硬件检测DRQ状态即可，并不真正需要DMA控制器；将F240的PC端口设置为输出端品，最高位PC7为复位IDE端口信号，当该位设置为0（低电平）时，产生复位IDE设备信号HDRST，该位设置为1时结束复位。其复位时间可由软件控制。IDE设备的寄存器映像在F240的I/O空间从0000H开始的16位地址。外部I/O只有IDE接口，不必采用全译码，直接由I/O片选IS和地址A3区分产生CFIFX和CS3FX即可。接口内偏移地址直接由A2～A0提供。F240的写信号WR可以直接作为接口写信号。但是F240的读信号是状态信号，在连续读操作中保持低电平，并无上升沿，所以需要专门产生读信号。PC主机通过串口和仿真器通信，监控仿真器，从而驱动调试的IDE设备。仿真器和IDE设备通过标准的硬盘电缆连接。为提高信号的抗干扰能力，这些信号经过总线驱动器驱动。图3是驱动和接口电路。 数据通路用16路驱动的IDT74LS16245实现，开门信号直接由I/O片选信号IS控制，方向端由写信号WR控制。而单向提供给IDE设备的其它信号，都经过54F244驱动。所有控制信号由GAL16V8实现。以下是其控制逻辑代码，信号名称和功能可参见 。 图2 核心仿真控制电路 …… EQUATIONS ！HRST=!POR#!HRST;//RC上电复位和F240设置复位都产生IDE复位 ！CS1FX=!IS%26;amp;！A3； //A3=0；产生第一组寄存器片选CS1FX=!IS %26;amp; A3； //A3=1：产生第二组寄存器片选CS3FX ！IOR=!IS %26;amp; !RD; //*专门产生寄存器读信号. [Q1,Q0].CLK=CPUCLK; [Q1,Q0].OE=!OE; [Q1,Q0].AR=!POR; //复位 //============================================== //F240系统控制状态机 //时钟20MHz，每一拍50ns //程序存储器CY7C199读写周期≤35ns，无需等待 //IDE接口寄存器读写周期≥70ns，等待2拍 //=============================================== State_Diagram [Q1,Q0]; State S0: //空闲状态 READY=H; //支持CY7C199访问 if(!IS)then //要访问IDE接口寄存器 S1 with {READY240=L;} State S1: //开始等待 READY240=L； Goto S2; State S2: READY240=L; Goto S3; Sta