嵌入式软件代码保护系统设计

目前的嵌入式系统中， 软件代码一般存储在诸如EEPROM、F lash等存储器中， 但其中存储的程序代码易被读取， 非法拷贝， 是其致命弱点。

目前为止， 有些厂商采取先预先加密软件代码， 写入存储器中， 执行时， 通过软件解码来实现对代码的保护， 但是这种方法效率低， 成本高， 实用性比较低; 现有的一些硬件加解密系统， 只能保护有限类型的NAND- Flash存储器中的代码， 并且系统中的密匙一旦固化就无法改变。针对这些局限性， 本文提出了一种全新的嵌入式产品软件代码保护系统， 该系统适用于目前通用的基于I2C、SPI总线的EEPROM 和F lash;以及主流厂商的NAND- Flash。

　　1 嵌入式软件代码保护系统构成

嵌入式软件代码保护系统由两部分组成： PC 机上运行的TDES加密软件和硬件电路中隔离处理器与软件代码存储器直接通路的代码保护芯片组成， 如图1所示。PC机上的TDES 程序对嵌入式软件代码进行加密， 生成密文形式的数据， 并写入软件代码存储器中， 供嵌入式系统使用; 同时通过GPIO 口模拟I2C 或者SPI通信协议， 对代码保护芯片中， 存放相关重要数据的EERPOM 区域进行配置： 达到诸如更改代码保护芯片中TDES的密匙的目的。

代码保护芯片内嵌于嵌入式系统的硬件电路中， 用户可以选择隔离处理器和指令代码存储器之间的通路： 所有写入存储器的数据将被加密后才写入其中; 所有从存储器中读出的数据将被解密后才送回给CPU执行; 用户也可以选择不隔离处理器和存储器之间的通路： 读写操作将不会进行任何加密和解密。

图1 嵌入式软件代码保护系统

2 代码保护芯片设计

2. 1 内部结构简介

代码保护芯片隔断了原有嵌入式系统处理器和软件代码存储器之间的直接通路， 如图2所示。该系统主要分成主从I2C 总线接口模块、主从SPI总线接口模块、Nand- Flash通信模块以及核心控制模块。

如果用户选择I2C 接口， 芯片将通过I2C总线和存储器进行通信， 如果用户选择SPI接口， 芯片将通过SPI总线和存储器进行通信， 否则芯片将通过NAND- F lash模块和存储器进行通信。

如果用户选择加密模式， 那么处理器和存储器之间的通路将被隔断， 所有准备写入存储器的数据经过TDES加密后才写入其中， 所有从存储器读入的数据经过TDES解密后才送回至处理器执行; 如果用户选择不加密模式， 那么处理器将直接和存储器进行通信， 代码保护芯片将不启动任何加密/解密操作。这种设计方式， 使得芯片可以适用于更多的嵌入式系统， 同时也给予用户最大限度的灵活性。

图2 代码保护芯片架构

2 .2 核心处理模块

核心处理模块是整个系统的核心部分， 如图3所示： 主要完成指令译码、控制FIFO 的读写、控制TDES加密/解密的运行， 控制I2C、SPI、通用N and- Flash模块和外界的数据接收和传送以及对内部EEPROM进行操作。当代码保护芯片接收到处理器发出的读数据命令后， 将从存储器中预取64 字节的数据， 然后进行TDES解密。解密的同时， 芯片再次从存储器预取64字节的数据， 写入内部的另外的64字节FIFO 中： 乒乓FIFO 架构的设计以及采用流水线技术的TDES加密/解密， 大大提高了代码保护芯片的效率。

图3 核心处理模块框图

2.3 芯片内部EEPROM 存储数据内容介绍

由于存储器出自不同的厂商， 因此对于存储器的读写等命令存在着一定的差异， 为了满足系统对不同厂商芯片的适用性， 该代码保护芯片内部内嵌了一个64字节的可读写EEPROM, 用来存放一些特殊的数据，用户可以通过特殊的命令， 达到对相关地址的写操作。相关地址存放数据如下所示：

地址0x00至0x05: 分别代表SPI读操作指令代码、SPI写操作指令代码、SPI写状态寄存器指令代码、SPI读状态寄存器指令代码、SPI关闭写操作指令代码、SPI允许写操作指令代码。

地址0x06至0x07: 分别代表I2C 器件地址、I2C有效地址字节数。

地址0x08至0x0D: 分别代表NAND - Flash 读操作指令代码1、NAND - FLASH 读操作指令代码2、NAND - FLASH 读操作指令代码3 、NAND- FLASH 页编程操作指令代码1、NAND- FLASH 页编程操作指令代码2、NAND- FLASH有效地址字节数。

地址0x0E至0x25: 分别代表24字节的TDES密匙。
地址0x25以后的区域为保留区域， 预留给将来使用。

　　3 代码保护芯片设计实现

3.1 综合结果

本文设计的嵌入式软件代码安全保护芯片， 使用V erilog 语言进行编程， 并进行了功能验证， 使用Quartus- 7 2进行了综合及布局布线， 并完成了后仿真。实验结果表明， 整个系统适用的时钟工作频率介于4MH z和96MH z之间， 满足目前主流的嵌入式系统的数据读写速度。使用Stratix II系列的EP2S15F484C3器件进行了综合， 综合结果见图4:

图4 综合结果

3.2 系统性能分析

3.2.1 基于I2C /SPI接口的存储器

当代码保护芯片第一次从处理器接收连续读操作指令后， 由于代码保护芯片需要从存储器预取64 字节， 所以必须等待1 28ms(和存储器通信的频率为400K) ; 因为代码保护芯片采取流水线技术的TDES, 所以第51个时钟周期后, 解密后的数据就可以传送回处理器， 由于在向处理器传送数据的同时， 代码保护芯片也同时从存储器接受数据， 因此， 处理器不需再等待额外的时间， 就可以连续的从代码保护芯片接受解密后的指令。因此当系统时钟工作频率为4MH z, 处理器必须等待1 29275ms后， 才可接收数据; 当系统始终工作频率为96MH z, 处理器只须等待1 28053m s后， 就可接收数据。

3.2.2 N and- Flash存储器

目前主流的Nand- F lash器件， 其最大的串行读出数据时间为50ns, 预取64 字节， 必须等待3200ns,TDES解密时间同节3.1.1, 因此当系统时钟工作频率为4MH z, 处理器必须等待15 95us后， 才可接收数据;而当系统时钟工作频率为96MH z, 处理器只须等待3 73125us后， 就可接收数据。

本文设计的嵌入式软件代码保护系统， 已经成功地对国家半导体公司的CAT1026芯片存储器进行解/加密读写操作， 虽然基于TDES的加密和解密的过程降低了嵌入式系统的运行速度， 但是以少量降低性能换取更高的产品安全性， 对于用户来说， 是完全可以接受的。它对于保护公司的知识产权、提高产品的市场寿命有着重要的、积极的意义， 有着极为广泛的应用前景。