基于DSP BIOS的数字电视传输流网络采集系统设计
IN是133MHz。此外,系统的外设总线、EDMA传输和L2存储器的工作时钟为CPU内核时钟的1/2,即 300MHz;片上定时器的工作时钟为CPU内核时钟的1/8,即75MHz。
中断配置:TMS320DM643除了RESET和NMI 引脚提供外部不可屏蔽中断请求输入以外,还有两个外部中断引脚GP0[5]/EXT_INT5、GP0[7]/EXT_INT7,以提供可屏蔽的外部中断请求输入。系统中,EXT_INT5外部中断用作PLD模块的请求接收数据信号,每当PLD模块接收完一个传输流包,就会发送一个外部中断信号给DSP,通知DSP接收数据。此外,EDMA中断用于接收完一个包的数据后做后续处理。
系统对EMIF的使用情况:
系统在CE0 空间扩展了4M×64bit的SDRAM存储器(MT48LC4M32BPG),用于存储程序与数据。SDRAM的工作时钟由TMS320DM643的 ECLKOUT1提供,与EMIF的工作时钟频率相同,本系统中默认ECLKIN为其时钟源,即133MHz。
系统在CE1空间扩展了 4M×8bit的Flash存储器(Am29LV033C)。在对Flash进行读/写访问前,需要通过EMIF的CE1控制寄存器CE1CTL,将 CE1空间配置为8-bit异步存储器接口,及读/写时序。
系统在CE2空间扩展了与FIFO模块连接的接口。在DSP看来,FIFO模块可视为8bit异步只读存储器。FIFO模块的读使能信号rdreq与TMS320DM643的CE2片选信号连接;FIFO模块的读时钟信号 rdclk与TMS320DM643的ARE读使能信号连接。
以太网接口
TMS320DM643上集成有一个 EMAC+MDIO片上外设,EMAC是Ethernet Media Access Controller的缩写,即以太网媒体访问控制器,MDIO是Management Data Input/Output的缩写,即管理数据输入/输出模块。EMAC+MDIO用于为以太网物理层(PHY)器件提供接口,其中,EMAC为接口以太网 PHY提供数据通路,MDIO为接口以太网PHY提供管理信息通路。
TMS320DM643的网络接口原理框图如图2所示。图2描述了 EMAC+MDIO与DSP中间有一个EMAC 控制模块。它主要包含一些必备的、使EMAC更加有效使用DSP的存储空间,控制其复位、中断的一些逻辑。
这些寄存器的地址空间为:0x1C800000~0x1C803FFF。
图2 TMS320DM643的网络接口原理框图
网络接口控制模块
本系统用BroADCom公司的BCM5221作为10/100Base-TX以太网收发器,BCM5221的MII接口与TMS320DM643的MII接口对接。具体接口如图3所示。RJ45连接器选用AMP公司的406549-1,其上带两个LED指示灯,右边的 LED为绿色,用作指示连接状态。左边的为黄色,正常情况下用来指示数据传输。
图3 TMS320DM643与PHY设备连接框图
电源模块
系统包括4组电源:系统外接稳压电源,把220V的交流电源电压转换成5V直流电压;PLD模块电源由两种电源供电,分别是 3.3V和1.5V;TMS320DM643需要两种电源,分别为CPU核心和周边的I/O接口供电。周边I/O电压要求3.3V,CPU核心电压只要 1.4V;网络接口控制模块采用3.3V电源供电。
系统软件设计
系统的软件设计主要是通过TCP/IP网络开发包NDK 来实现的。该开发包支持TCP/IP协议,并占用较少的系统资源。NDK仅用200kB~250kB的程序空间和95kB的数据空间即可支持常规的TCP /IP服务。所以,NDK很适合目前嵌入式系统的硬件环境,是实现DSP网络开发的重要工具。
系统软件的框图如图4所示。
图4 软件系统图
具体流程:系统配置主要在初始化函数中完成,此初始化函数将在.cinit初始化后,并在DSP/BIOS初始化和main函数之前调用。系统配置需要开启INT8中断,也就是 EDMA传输中断,并设置GPIO7引脚为高电平,从而使PLD模块始终处于初始状态。TCP/IP协议配置在任务线程中完成,主要实现服务器IP地址和网关的配置。当其完成后,系统就会触发一个软件中断,在软件中断程序中,服务器会产生一个用于侦听的端口,并开始侦听网络上的请求。此时,服务器已经处于待命状态,等待客户机的传输请求。
当客户机的传输请求到来时,系统首先会使GPIO7引脚变为低电平,PLD模块开始发送数据。当其接收到一个完整的传输流数据包后,就会发一个中断给DSP,DSP启动EDMA,用ping-pong的方式接收数据进入特定的存储器,当接收完一个完整的传输流数据包后,会产生硬件EDMA中断,中断程序主要是设置特定的标志位为1,然后退出硬件中断,重新回到软件中断程序。当软件中断程序检测到特定的标志位为1时,就会开始传输在存储器中的传输流数据包给客户机。当一个数据包传输完毕后,特定的标志会被置0,系统等待下一个数据包的到来。
当客户机要求停止传输的请求到来时,系统会重新使GPIO引脚变为高电平,PLD模块回到初试状态。此时,系统也会处于待命状态,继续侦听网络。
系统初始化
初始化配置主要包括EMIF总线配置、中断配置和底层
- 在采用FPGA设计DSP系统中仿真的重要性 (06-21)
- 基于 DSP Builder的FIR滤波器的设计与实现(06-21)
- 达芬奇数字媒体片上系统的架构和Linux启动过程(06-02)
- FPGA的DSP性能揭秘(06-16)
- 用CPLD实现DSP与PLX9054之间的连接(07-23)
- DSP+FPGA结构在雷达模拟系统中的应用(01-02)