详解数字电视条件接收系统的安全性
目前国内推出的数字电视(DTV)条件接收系统(CAS)在接收端基本上都是采用 “一机一卡,机卡配对”的智能卡进行管理,服务器端不能及时了解用户端的情况,如果用户端的智能卡被破解,整个系统就形同虚设,造成服务商巨大的经济损失。随着数字电视的普及,这个问题的解决也变得越来越迫切。
1当前条件接收系统的安全性分析
目前的条件接收系统采用3层加密系统,进行扰乱,使非授权用户无法接收信号;而授权用户在接收端通过同样的CW控制解扰器对信号解扰,恢复出能接收的信号。
加密:因为CW必须通过公用网络传输到接收端,必须对其进行加密保护。首先通过服务密钥(SK)对CW加密形成授权控制信息(ECM);然后,通过个人分配密钥PDK对SK进行加密形成授权管理信息(EMM)。解密时通过智能卡中的本地密钥逐步解出上层密钥,最后得到CW。
当前流行的CAS系统看似非常安全,通过3层加密,有的甚至更多层加密,但系统毕竟由多个环节组成,黑客能根据不同系统的特点,采用不同的攻击方法。
(1)对CW进行攻击。CW是整个系统的基础,是条件接收系统的核心,如果CW被破解,其他一切加密措施也就失去了意义。CW一般比较长,且变化频率比较快,破译CW非常困难,即使破译了一个CW,往往已过了有效期。不过,CW的整个周期序列如果全部破解,对整个系统是灾难性的。
(2)对ECM,EMM进行攻击。在系统传输过程中截获ECM,EMM密钥及数据破解,同时制造假冒消息和盗版卡,达到破译的目的。
(3)对用户智能卡进行攻击。用户智能卡作为加密控制钥匙散发到电视观众中去,黑客同样能购买到合法用户卡,因此用户智能卡遭受攻击的机会非常多。黑客能通过使用标准的智能卡研发测试工具,试探读取内部密钥数据、授权数据及应用程式,制作盗版卡或仿真卡;黑客利用先进的技术测试卡内硬件的结构和电信号,破译卡的结构和数据,制作盗版卡。
2安全防范措施
2.1针对CW的攻击,采用安全性较高的CW产生器
CW产生器是在芯片内部实现:他是以可预置线性反雷数需求互质,每个LFSR的反馈多项式需求是本原的,这样产生的伪随机序列具有最大周期。总线是控制码发生器(一个伪随机序列发生器)产生的选择器控制码,有8个抽头并行输出,每两位对应一个选择器的选择端。每个选择器的输出是选出的4个LFSR反馈之一,作为和之相连的LFSR时钟。这是Gollmann级联的改进型,通过数据选择消除了Gollmann级联易受锁定攻击的缺点。4个LSFR输出的异或(当输入奇数个1时输出为1),除去LFSR的线性影响,通过数字选择器选取这些异或后的输出之一作为CW产生器串行序列的输出,通过串转并输出作为CW。数字选择器滤除了CW 产生器的代数特性避免相关(线性代数)攻击。这样产生的CW周期性长,相关性小,安全性高。
选择码生成器是个伪随机产生序列,通过他产生的序列码去控制选择器的选择输入端。因为用户管理信息需要计算机管理,所以能在计算机中产生序列码作为选择码生成器的初始值和LFSR的初始值。计算机中的软件容易修改,初始值能随时改动,如果黑客破解了当时的CW序列,由于初始值的改动,又生成了新的CW序列,避免了整个系统的毁灭性打击。
2.2针对智能卡和ECM,EMM攻击的策略,采用一种“机卡分离”方案
无论是对智能卡还是对ECM,EMM攻击,目的都是制造盗版卡,造成服务商的损失。既然机卡配对的管理方式有这么大的安全隐患,为什么目前流行这种方法呢?这是因为截止到目前,国内数字电视还没有普及,数字电视条件接收系统的标准还没有确定,这种方式管理简单,成本低。并且,对于黑客来说,他们花那么大的本钱去破解可能得不偿失,因为目前的数字电视只是起步,用户较少,等他们破解了系统,可能由于标准的制定,服务商又采用了新的系统。所以这种管理系统目前来说还比较安全。
不过,随着数字电视普及和条件接收系统标准的制定,再使用一机一卡、机卡配对的方式管理,遭受攻击的可能性就大大增加。所以说这种管理方式只是从模拟电视条件接收系统到数字电视条件接收系统的过渡产物。随着数字电视产业的蓬勃发展,将来的条件接收系统的主流必然是“机卡分离”的方式,完全解决一机一卡易受攻击的缺点。
采用的方法是借鉴目前的国际互连网络中的网卡技术,每个用户的用户ID都是不同的,PDK是用户ID和其他信息的一个函数,不同的是他采用了盗版防护机制,即使黑客通过高科技制造出一模相同的盗版,通过回传绑定机制也能发现。具体方法如下:用户ID加密后存放在ROM中,用户观看次数加密后存放在EEPROM中(如果电路有回
- 基于DSP/BIOS的数字电视传输流网络采集系统设计(04-12)
- 基于DSP BIOS的数字电视传输流网络采集系统设计(05-13)
- 基于DSP/BIOS的数字电视传输流网络采集系统设计(09-10)
- 降低SoC中互连部分的功耗(07-17)
- 用FPGA在数字电视系统中进行级联编码(06-06)
- 数字电视信号发生器原理及设计-FPGA设计篇(12-27)